세계 최대 파운드리 업체인 대만 TSMC가 3차원(D) 패키징 기술을 완성했다고 밝혀 주목된다.
최근 외신 보도에 따르면 TSMC는 1분기 실적설명회에서 세계 최초로 3D IC 패키지를 개발하고 2021년부터 양산에 적용할 예정이라고 밝혔다.
패키징은 가공이 끝난 실리콘 웨이퍼 칩(Die)을 포장하는 공정이다. 외부 습기나 불순물, 충격으로부터 칩을 보호하고 주기판과 신호를 전달할 수 있게 한다.
TSMC는 2015년 팬아웃-웨이퍼레벨패키지(FO-WLP)라는 기술을 상용화해 업계 주목을 받았다. 패키징을 통해 반도체 성능을 끌어올릴 수 있다는 것을 증명하면서 TSMC는 삼성전자와 나눠 하던 애플 애플리케이션프로세서(AP)를 독점 수주했다.
TSMC의 새로운 3D 패키징 기술은 '웨이퍼-온-웨이퍼(Wafer-on-Wafer)'로 불린다. 웨이퍼를 쌓은 뒤 실리콘관통전극(TSV) 기술로 연결, 단일 패키지 안에 더 많은 CPU와 GPU 등을 배치할 수 있는 것으로 알려졌다. TSMC는 5나노미터(㎚) 공정에 3D 패키징을 접목할 전망이다.
일각에서는 TSMC가 5㎚ 파운드리와 3D 패키징을 앞세워 애플 신형 AP를 수주할 것이란 관측도 나온다.
윤건일 전자/부품 전문기자 benyun@etnews.com
