[열린마당]나노시대 새 회로설계모델

최근 미국의 CMC(Compact Model Council)는 앞으로 나노 반도체 시대를 대표할 새로운 회로 모델을 선정 발표했다. 바로 HiSIM과 PSP 회로 설계 모델. 이는 나노 기술을 기초로 한 반도체 회로 및 시스템 설계에 대한 지각 변동을 예고하는 것으로, 우리나라도 이른 시일 안에 이를 회로 설계 기법에 반영하고 시스템 설계에 적용하여 세계 반도체 열강과의 치열한 시장 다툼에 대비해야 한다.

　지난 1990년 초반기 회로 모델을 대표하는 ‘레벨28’은 0.5㎛ 정도까지의 메모리 및 비메모리 반도체 회로 설계에 사용됐고, 1990년 중반 이후 현재까지 회로 모델을 대표하는 BSIM3와 BSIM4는 0.5㎛부터 0.1㎛까지의 회로 선폭을 갖는 메모리 및 비메모리 반도체의 회로 설계에 이용되었다.

　BSIM3 및 BSIM4는 미국의 버클리대학 주도로 개발된 회로 모델로, 1990년 초부터 현재까지 반도체 기술을 대표하며 전세계 반도체 제조회사들이 사용해 왔으나 모델 자체의 여러 가지 한계로 나노 기술 시대에는 이를 대체할 새로운 회로 모델의 필요성이 심각하게 대두되었다.

　나노 시대에 걸맞은 회로 모델 개발을 위해 반도체 열강들은 수년 전부터 지속적으로 연구하고 있다. 일본 히로시마대학은 일본의 반도체기술연구센터(STARC)와 미국 실바코의 스폰서를 받아 ‘HiSIM 모델’을 개발했으며, 유럽의 필립스는 미국 펜실베이니아대학과 공동으로 PSV 모델을, 미국 버클리대학은 단독으로 BSIM3 및 BSIM4를 기반으로 하여 BSIM5를 발표했다.

　최근 미국 CMC는 나노 시대를 대표하는 반도체 회로 표준화 모델을 선정하기 위해 이들 3개 기관에서 회로 모델을 지원받아 이를 심층적으로 분석·검토, 현재 산업 표준인 BSIM3, BSIM4를 대체할 새로운 2개 표준화 모델을 선정했다.

　선정된 표준화 모델은 일본 STARC와 미국 실바코가 스폰서를 맡은 히로시마대학의 HiSIM 그리고 필립스와 펜실베이니아대학의 PSP다.

　일본의 HiSIM 모델은 ‘Surface Potential 모델’로 115개 반도체 소자의 수학적 모델 파라메타를 기반으로 나노 반도체 기술에 적합한 회로 모델임을 인정받게 되었다. BSIM 계열의 400여개 파라메타에 비해 월등히 좋은 정확도, 속도, 효율을 보여 주었다. PSP 또한 ‘Surface Potential 모델’로 BSIM 계열보다 월등했다.

　STARC를 중심으로 한 일본의 반도체 기업들은 HiSIM 모델에 대해 그들의 90㎚ 및 그 이하의 나노 반도체 기술에서 이미 벤치마크를 완료한 상태에서 CMC가 HiSIM 회로 모델을 표준 회로 설계 모델로 선정함에 따라 빠르게 시스템 설계에 반영할 움직임을 보이고 있다.

　그러나 한국 업체들의 참여는 여전히 저조하다. 아직 이러한 표준을 정하는 단체에 가입하지 않고 있어 우리의 의사를 반영할 수 없다. 반도체 설계 분야의 새로운 판도를 그려낼 수 있는 곳에 적극 참여해 의견을 표명해야 앞으로 세계 시장에서 주도권을 확보할 수 있다고 생각한다.

　나노 반도체 시대를 맞아 이번 미국 CMC 발표내용을 수용하고 적극 발전시키는 것만이 일본을 비롯한 유럽과 미주 반도체 열강과의 경쟁에서 우위를 확보함은 물론이고 우리 반도체 업계가 살아남을 수 있는 시금석이 되지 않을까 한다.

◆황만규 실바코코리아 사장　hwang@silvaco.co.kr