반도체 미세화 진전으로 클린룸 '습도 제어' 중요성이 기존 포토리소그래피 공정을 넘어 에칭·메탈·연마(CMP) 등 다른 8대 공정으로도 확대되고 있다.
습기가 잔류 가스와 반응해 폴리머(끈적한 고분자 물질)·브리지(잔류물로 인한 의도치 않은 배선 연결)·보이드(빈 구멍)를 만들어 수율 저하를 일으킬 가능성이 커졌기 때문이다.
박태서 저스템 부사장은 29일 전자신문 '테크서밋 2026'에서 “반도체 소자 미세화에 따라 기판 실리콘이나 금속 층의 산화·부식 민감도가 높아진다”며 “드라이 에칭, 메탈, 클리닝, CMP 등 공정 장치 EFEM(장비 프론트엔드 모듈)에도 제습 솔루션 설치가 늘어나는 추세”라고 말했다.
기존 클린룸은 온도 23±0.5도, 상대습도 45±5%를 유지하지만, 이 조건만으로는 초미세 패턴을 보호하기 어려워졌다. 웨이퍼가 장비에 들어가고 나오는 구간(EFEM, 로드포트 등)에서는 짧은 시간이라도 습기에 노출될 수 있다. 습도가 너무 낮으면 정전기가 늘고, 너무 높으면 포토레지스트 선폭이 커지거나 금속이 부식된다.
특히 반도체 드라이 에칭 공정에서는 불가피하게 웨이퍼에 가스 찌꺼기(CFx)가 남는데, CFx가 습기와 만나면 CHO 폴리머를 생성한다. 폴리머는 브리지를 유발해 추후 저장 용량 감소(캐패시턴스 저하)로 이어질 수 있다.
저스템은 이 문제가 최신 공정인 'D램 1c급(11나노 수준)' 미세 패턴에서도 발생할 수 있다는 메커니즘을 웨이퍼 질량 변화 추적을 통해 모델링했다. 패턴 간격이 매우 좁아서 예전 세대보다 습기나 잔류 가스의 영향을 훨씬 잘 받게 된 것이다.
반도체에 구리 배선을 까는 구리 시드(Seed)·전해 도금(Electroplating) 공정에서도 문제가 나타난다. 습기에 노출되면 구리 산화막이 생겨 도금이 불균일해지고, 내부에 보이드가 형성될 수 있다. 이 보이드는 평면 결함 맵으로 잘 잡히지 않아 후공정에서 문제를 일으킬 가능성이 있다.
저스템의 습도 제어 기술은 웨이퍼가 습기를 만나기 전에 질소와 건조 공기로 보호막을 만들어 미리 막는 방식이다. 상대습도만 맞추는 것보다 절대습도를 낮추는 데 초점을 둔다. 같은 상대습도라도 온도가 변하면 실제 공기 중 수분량이 달라지기 때문이다.
질소나 건조 공기가 고르게 흐르도록 흐름을 정리하는 '플로우 스트레이트너' 제어에는 최근 머신러닝 기술을 적용했다. 장비마다 공기 흐름이 조금씩 다른데, AI가 센서 데이터를 보고 가스 흐름을 빠르게 맞춰주는 방식이다. 사람이 여러 번 조정하는 시간을 줄이고, 장비 간 차이도 덜 나게 하려는 시도다. 저스템은 이 기술을 반도체 제조기술을 다루는 국제학회 'ASMC 2026'에서 공개했다.
박 부사장은 “반도체 제조가 AI 혁신을 가속하고, AI가 다시 제조 장치 최적화를 앞당기는 선순환이 가능하다”며 “제습 솔루션 적용 범위를 지속 확대할 계획”이라고 말했다.
이형두 기자 dudu@etnews.com
