삼성전자와 SK하이닉스가 이르면 2025년 차세대 반도체 접합 기술로 고대역폭메모리(HBM) 한계를 극복한다. '하이브리드 본딩'이라 불리는 기술로, 양사 모두 'HBM4' 적용을 예고했다. 기존 반도체 수직 적층과는 다른 기술적 접근으로, 관련 소재·부품·장비(소부장) 업계에 미치는 파급력도 만만치 않을 것으로 예상된다.
삼성전자와 SK하이닉스는 8일 개최한 '반도체 패키징 발전전략 심포지엄'에서 첨단 패키징 기술 로드맵을 제시했다. 핵심은 하이브리드 적용 여부다. 하이브리드 본딩은 기존 마이크로 범프로 칩과 칩을 수직 적층던 것과 달리, 구리를 통해 직접 연결하는 방식이다.
김구영 삼성전자 DS부문 AVP 공정개발팀장은 “하이브리드 본딩을 오래전부터 개발을 해왔고 곧 양산을 준비하는 관점에서 인프라를 준비하고 있다”며 “현재는 HBM4에 적용될 가능성을 가장 높고 보고 이에 맞춰 양산 준비를 하고 있다”고 밝혔다. 삼성전자는 2025년을 목표로 HBM4를 개발하고 있다.
손호영 SK하이닉스 첨단 패키징 TD팀장도 “2026년 (D램을) 16단 적층한 HBM4를 양산할 계획”이라며 “HBM4부터는 하이브리드 본딩이 필요할 것”이라고 시사했다.
양사가 HBM4부터 하이브리드 본딩 적용을 추진하는 건 메모리 고단 적층에 따른 각종 문제를 해결하기 위해서다. 현재 HBM은 최대 12단까지 쌓을 수 있다. 그러나 이보다 높은 16단 이상 적층에는 신호 전달 지연, 전력 소모, 휨 현상 등 과제를 풀어야 한다. 하이브리드 본딩은 이런 HBM 한계를 타개할 방법론으로 주목받고 있다.
삼성전자와 SK하이닉스가 하이브리드 본딩 도입을 사실상 확정하면서 소부장 업계 대응 전략도 시급한 상황이다. 하이브리드 본딩은 기존 반도체 수직 적층보다 매끄러운 표면 처리가 필요하다. 웨이퍼가 평탄화되지 않으면 구리 간 결합 강도가 떨어지기 때문이다. 또 반도체(다이)와 웨이퍼를 접착하기 위한 어닐링이라는 결합 공정과 보다 미세한 이물(파티클) 제거 작업도 추가된다. 신규 소재·부품·장비를 활용해야하는 만큼 HBM 공정 공급망이 재편될 수 있다는 의미다.
이미 글로벌 장비 업체 중심으로 하이브리드 본딩을 위한 신규 솔루션을 잇따라 내놓고 있다. 반면 국내 소부장 업계의 대응 속도는 뒤처진다는 것이 중론이다.
삼성전자는 HBM 외 시스템 반도체에서도 하이브리드 본딩 적용을 검토하고 있다. 3D 로직 반도체로, 이 역시 2016년부터 마이크로 범프를 이용해, 위·아래 반도체를 접합해왔다. 그러나 연결 성능을 극대화하기 위해 하이브리드 본딩을 연구하고 있다. 김 팀장은 “마이크로 범프 대비 열 특성이 우수하고 대역폭도 키울 수 있다”고 설명했다. 삼성전자에 따르면, 시스템 반도체 수직 적층에 하이브리드 본딩을 적용하면, 마이크로 범프 대비 대역폭은 40~150배, 허용 전력 성능은 30% 높일 수 있다.
SK하이닉스도 장기적으로 첨단 패키징 기술을 여러 분야로 확대 적용할 방침이다. 메모리와 시스템 반도체 간 결합 속도가 빨라지면서 첨단 패키징 기술 확장이 필요해졌기 때문이다. 손 팀장은 “장기적으로 팬아웃 기반 수평 연결 기술과 수직 적층 기술을 고도화해 반도체 이종결합 기술 혁신을 이룰 것”이라고 말했다.
권동준 기자 djkwon@etnews.com, 박종진 기자 truth@etnews.com
