동부하이텍, 전력반도체 크기 줄이는 기술 개발

동부하이텍(대표 박용인)은 전력반도체(PMIC)의 크기를 줄일 수 있는 제조공정 기술을 개발하고 이를 하반기부터 적용한다고 8일 밝혔다.

이번에 개발한 공정기술은 0.18미크론급 복합고전압소자(BCDMOS) 공정의 파생 기술로 전력반도체가 동작할 때 해당 반도체에 흐르는 저항값(Rsp=Specific On-Resistance)을 업계 최저로 낮춰 칩 크기를 기존 대비 10~20% 줄인 것이다. 통상적으로 트랜지스터 1㎟ 당 28.9mΩ 수준인 저항 값을 절반 수준으로 업계 최소인 1㎟당 14.5mΩ으로 낮췄다. 저항값을 낮춤으로써 전류 흐름이 좋아져 트랜지스터 개수를 절반으로 줄여도 동일한 전류가 흐르도록 해 칩 크기를 줄였다.

동부하이텍 측은 “이번 공정기술을 사용하면 칩의 크기를 줄임으로써 웨이퍼 당 생산할 수 있는 칩의 양을 늘려 생산성을 높일 수 있고, 저항값을 최소화함으로써 데이터 처리 속도가 높은 고기능 반도체를 생산할 수 있다”며 “이번 공정기술은 7~30V의 전압 범위에서 동작하는 모바일 및 휴대용 소비가전용 전력반도체 제조에 최적화됐다”고 설명했다.

동부하이텍 측은 국내에서는 7일부터 10일까지 일본 히로시마에서 개최 중인 국제전력반도체심포지엄(ISPSD:International Symposium on Power Semiconductor Devices and ICs)에 국내 업체로서는 유일하게 참가, 이 기술을 발표했다.

유형준기자 hjyoo@etnews.co.kr