지난 10년간 반도체 기술은 상당한 발전을 이뤘다. 평면 2차원(2D) 구조 낸드는 수직적층으로 3차원(3D) 낸드로 전환됐다. 트랜지스터는 핀펫(FinFET)이 게이트올어라운드(GAA), 상보성 FET(CFET) 같은 차세대 구조에 자리를 내주며 시스템반도체도 3D 전환이 시작됐다. 향후 D램도 같은 방향으로 발전할 것으로 예상된다.
이같은 3D 시대에서 반도체 미세화(스케일링)는 이전보다 훨씬 어려워졌다. 새로운 공정이 추가될 때마다 칩 제조는 더욱 복잡해진다. 칩 제조사는 트랜지스터 집적도를 높이면서 전력 소비는 줄여야하는 과제에 직면했다.
차세대 GAA 트랜지스터나 200단 이상 3D 낸드, 3D D램을 구현하려면 공정 기술이 계속 발전해야 한다. 나노미터 수준 정밀도와 비용 효율을 갖춘 칩을 지속 생산하기 위해서는 반도체 장비 업체가 혁신적인 솔루션을 제공해야한다. 이때 데이터의 힘이 중요하고 '게임 체인저'가 된다.
반도체 박막이 갈수록 얇아지고 증착·식각 공정은 까다로워졌다. 칩 제조 기술은 적정 비용을 유지하면서도 높은 요구사항을 모두 충족하도록 발전해야 한다. 이를 가능하게 하는 방법 중 하나가 반도체 장비의 단일 공정 챔버가 여러 기능을 수행하도록 하는 것이다.
3D 구조 개발, 3D 토포그래피 향상, 연속(in-situ) 수리 공정 등을 위해 증착 및 식각 기능을 통합하면 대량 생산이 어려운 상황에서도 안정적으로 반도체 박막 제조 속도를 높일 수 있다.
로직 반도체 금속 배선 공정에서는 텅스텐·텅스텐 산화물이 이미 다마신(damascene) 구리 배선을 부분적으로 대체하기 시작했다. 3D 시대에 맞춰 반도체 회로를 미세화하려면 공정에 사용되는 금속 저항과 소비 전력, 신호 손실을 최대한 낮춰야한다. 공정에 사용되는 금속 종류가 다양해지는 배경이다. 특히 후공정에서 기존 소재를 대체할 수 있는 '몰리브덴'에 대한 연구가 활발히 진행 중이다.
반도체 미세화 비용이 증가하며 첨단 공정 전환도 더뎌지고 있다. 반도체 제조사는 회로 미세화 한계를 넘기 위해 칩렛 솔루션을 도입하는 추세다. 특히 실리콘관통전극(TSV) 식각과 도금 솔루션이 반도체 미세화를 좌우하는 고종횡비 통합 구조의 핵심이다. 증가하는 배선 요구사항을 만족시키려면 기판에 대한 새로운 접근법도 필요하다.
인공지능(AI) 기반 예측 모델링 기술은 연구개발 속도를 높이고, 칩 제조사가 생산 단계에 더욱 빠르게 도달할 수 있도록 한다. 동시에 장비·공정 개발 엔지니어도 새로운 통찰력을 바탕으로 작업 효율을 높일 수 있다. 이처럼 제조 공정에서 데이터 중요성은 점점 커지는 추세다.
지속 가능성에 대한 관심이 나날이 높아지고 있다. 이제는 많은 칩 제조사들이 높은 성능과 비용 효율을 넘어 전력 및 자원 소비량까지도 줄일 수 있는 장비와 기술을 모색해야 한다.
전자 소자 정교화는 더욱 고도화된 반도체 기술을 요한다. 3D 시대에 반도체 장비와 칩 제조사는 오늘날의 방식과 소재를 뛰어넘어 생각할 수 있어야 한다. 이들이 보다 지속 가능한 방식으로 첨단 반도체 기술을 구현하려면 끊임없이 협력하고, 새로운 시각과 풍부한 데이터를 활용해 기술적 돌파구를 찾아야 할 것이다.
아론 팰리스 램리서치 CVP(Corporate Vice President) 겸 GM aaron.fellis@lamresearch.com
