시높시스와 '테이프아웃' 성공
설계 완료하고 생산단계 넘어가
내년부터 양산 계획 맞춰 '순항'

Photo Image
<반도체 트랜지스터 구조의 차이(사진=삼성전자)>

삼성전자가 '게이트 올 어라운드'(GAA) 구조의 3나노미터(㎚) 반도체 양산에 한발 더 다가섰다. GAA는 삼성전자가 전 세계 반도체 업계에서 최초 양산에 도전하는 차세대 반도체다.

1일 업계에 따르면 삼성전자는 반도체 '전자 설계 자동화'(EDA) 업체 시높시스와 협력, GAA 3나노 공정 '테이프아웃'에 성공했다. 테이프아웃은 반도체 설계가 완성됐다는 뜻으로, GAA 기반 3나노 반도체 설계를 완료해 생산 단계로 넘어갈 수 있게 됐다는 말이다.

테이프아웃 이후 설계된 반도체는 칩 다이가 정상 작동을 하는지 확인하는 과정(파이프라인 구축)을 밟게 되고, 검증을 마치게 되면 시험생산·대량생산 등 단계를 거쳐 최종 상용화된다. 양산까지는 아직 시간이 소요되지만 이번 테이프아웃의 경우 차세대 반도체 구조로 꼽히는 GAA 개발에 중요한 진전을 이룬 것이어서 주목된다.

Photo Image
<왼쪽부터 평판(Planar) 트랜지스터, 완전공핍층(Fully Depleted, 또는 Fin) 트랜지스터, GAA(Gate All Around) 트랜지스터(사진=삼성전자)>

GAA는 차세대 트랜지스터 제조 기술이다. 트랜지스터는 반도체 내 전류 흐름을 위해 스위치를 켜고 끄는 역할을 한다. 전류를 매끄럽게 제어하기 위해 트랜지스터 모양은 꾸준히 진화했다. 평면형 트랜지스터부터 현재 범용으로 쓰이고 있는 상어 지느러미를 닮은 '핀펫' 구조까지 발전했다.

그러나 반도체 크기가 지속적으로 작아지면서(스케일링 다운) 핀펫 구조로도 전류 제어가 쉽지 않게 됐다. 전류 제어 역할을 하는 게이트가 제 역할을 하지 못해 누설 전류가 생기면서 전력 효율이 떨어졌기 때문이다. 여기에 급증하는 데이터를 한 번에, 더욱 빠르게 전달해야 하는 과제도 생겼다.

이에 대안으로 등장한 것이 GAA다. 핀펫은 전류가 흐르는 채널이 3개면이었지만 GAA는 말 그대로 '모든 면에서' 전류가 흐르게 한다. 이를 통해 궁극적으로 반도체 소형화와 함께 고성능화를 구현할 수 있다. 3나노 GAA 공정을 활용하면 7나노 핀펫 대비 칩 면적은 45%, 소비전력의 경우 50% 절감할 수 있다. 성능은 약 35% 향상될 것으로 기대된다.

삼성전자는 오는 2022년부터 3나노 GAA 반도체를 양산할 계획이라고 밝힌 바 있다. 테이프아웃 성공은 목표 달성을 위한 제반 준비가 순조롭게 진행되고 있다는 뜻으로 해석된다.

삼성전자는 이미 고객사와 공정 개발과 관련해 긴밀한 협의를 하고 있는 것으로 알려졌다.

삼성전자 관계자는 “고객사 칩 도입 일정에 따라 차질 없이 양산을 준비할 계획”이라고 밝혔다. 양산 팹은 화성 V1라인과 평택 극자외선(EUV) 라인이 후보로 떠오르고 있다.

Photo Image
<삼성전자 화성 EUV 라인>

김상윤 삼성전자 파운드리사업부 디자인테크놀로지팀 상무는 “시높시스와의 협력을 통해 3나노 GAA 공정 약속을 효율적으로 실현할 수 있게 됐다”면서 “삼성전자 파운드리는 시장 수요에 대응, 지속적인 공정 기술 진보를 통해 산업 혁신을 촉진하겠다”고 밝혔다.

삼성전자가 3나노 공정 준비에 박차를 가하면서 TSMC와의 경쟁 구도에 이목이 집중된다. TSMC도 2022년 3나노 공정 양산이 목표다. 다만 TSMC는 기존 핀펫 구조를 3나노까지는 유지할 예정이다. 이 두 회사가 3나노 양산에 들어갔을 때 GAA와 핀펫 구조 간 기술 격차도 확인할 수 있을 것으로 보인다. TSMC는 올 하반기에 팹 자체적으로 선행 시험을 하는 위험 생산에 나설 계획이다.

권동준기자 djkwon@etnews.com, 윤건일기자 benyun@etnews.com