‘삼성전자 16단 멀티칩패키지(MCP) 개발(2006년 11월) →엘피다 20단 MCP 개발(2007년 4월) →하이닉스반도체 초박형 20단 MCP 개발(2007년 5월)’
삼성전자·하이닉스반도체·엘피다 등 주요 메모리업계가 미세공정화를 통한 메모리 대용량화와 병행해, 고기능 패키지를 통한 대용량화를 또 하나의 기술 경쟁 분야로 선정하고 총력을 기울이고 있다. 이미 20단의 MCP까지 개발된 상태로, 24단·30단 MCP 개발도 초읽기에 들어간 상태다.
하지만 재미있는 것은 현재 개발된 16∼20단 MCP도 업체들의 상용화 계획은 요원한 상태라는 점. 실제로 주요 메모리업체들이 출시하고 있는 MCP는 4∼5단 수준으로, 칩 자체의 대용량화가 가속화되고 있는 만큼 이 정도 기술력으로도 현재 모바일기기에서 필요로 하는 메모리 최대용량을 소화하고도 남는다는 것이 전문가들의 판단이다.
삼성전자는 지난 2003년 6단, 2004년 8단, 2005년 10단, 2006년 16단 MCP를 개발하며 기술을 주도해 왔고, 여기에 하이닉스반도체와 엘피다가 20단을 개발하며 가세했다. 그러나 2003년 개발된 6단 MCP 조차도 아직 상용화가 안돼 있다. 따라서 몇십단의 MCP 적층 기술은 ‘상징적인’ 기술력 과시 수단에 불과하다는 결론에 도달한다.
그렇다면 업계는 왜 다층 MCP에 집착하는 것일까?
전통적으로 메모리반도체의 기술력은 미세공정화가 그 척도로 작용해 왔다. 그도 그럴 것이 미세공정이 한 세대만 진화해도 같은 크기에서 D램의 경우 용량을 40% 이상, 낸드플래시의 경우는 80% 이상 늘릴 수 있다. 이 때문에 세계 주요 메모리업체들은 현 최첨단 공정인 50∼60급의 차차차세대에 해당하는 10나노, 20나노급 미세공정 요소 기술을 개발하면서 경쟁사 대비 앞선 기술력을 확보하기 위해 뛰고 있다.
그러나 미세공정화를 통한 메모리 대용량화는 오는 2009년께로 예상되는 40나노를 마지막으로 심각한 기술적 한계에 부딪힐 것이라는 전망이 우세하다. 따라서 지금까지 미세공정이 메모리 대용량화의 주요 트렌드였다면, 늦어도 2010년 이후에는 MCP와 같은 적층 칩이 대용량 메모리 수요에 대응하는 주요 수단이 될 가능성이 높다.
또 메모리와 시스템반도체 등을 한 개 패지키에 집적하는 복합칩이 대세로 부상하고 있다는 점도 간과할 수 없다. 결국 미세공정화·시스템온칩(SoC)화의 한계에 대한 보험으로 다층 MCP 기술 경쟁이 벌어지고 있는 셈이다.
심규호기자@전자신문, khsim@
