2001 SMT PCB 생산기자재전 기술세미나 주제발표 요약

2001 국제 표면실장(SMT) 및 인쇄회로기판(PCB) 생산기자재전이 열리는 5일부터 3일간 SMT·PCB 기술동향 및 대응방안에 대한 기술세미나가 마련된다. 이 세미나에서는 국내외 전문가들이 급변하는 산업환경에 대한 SMT·PCB업계의 해법을 제시한다.

전시회 기간동안 매일 오후 1시 30분에 시작되는 이 세미나에서는 5일 한국다이요잉크 서정병 기술연구이사가 「도전성 페이스트 및 포토 에칭 레지스트에 대해서」, 6일 헬러인더스트리스(Heller Industries)의 데이비드 헬러, 삼성테크윈 반도체시스템사업부 박은영 선임연구원, 신권용 전임연구원이 각각 「Lead-Free Reflowing 테크놀로지」 「반도체산업 전망과 표면실장 기술」 「삼성 칩마운터를 위한 생산성 향상방안」 등을 주제로 발표한다. 마지막 날인 7일 일본사국화성 나리타씨의 「수용성 프리플럭스(preflux)에 대하여」라는 주제발표가 마련된다.

다음은 주요 발표자의 발표내용 요약.

-도전성 페이스트 및 포토 에칭 레지스트에 대하여-한국다이요잉크 기술연구이사 서정병

PCB용 레지스트가 전자제품의 경박단소화와 고기능화에 따른 패키지 기술변화 및 환경규제에 적응·성장하기 위해서는 기술예측과 이에 대비한 물성확보 및 기술선점이 무엇보다 중요하다.

◇레지스트 잉크 시장현황

레지스트 잉크 시장은 최근 빌드업 공법, 패키지용 서브스트래이트(substrate) PCB용 시장의 활황 및 환경규제 등의 영향으로 업계 재편이 이루어지고 있다.

액상 레지스트 잉크의 세계 시장규모는 연간 2만4000톤으로 향후 5년간 9% 성장이 예측되며 국내 시장은 412억원(연간 1950톤)으로 예상된다. 드라이 필름형의 시장규모는 520억원(연간 20㎢)으로 예상돼 레지스트 국내 시장규모는 총 932억원으로 추정된다.

◇부품기술의 동향에 따른 레지스트 대응전략

칩부문에서는 동작주파수 고속화(700㎒) 및 복합화가 진행되고 있으며 조립부문에서는 경박단소화, 표면실장의 어레이화, 칩실장의 복합화(MCM), PCB의 미세회로화·빌드업화 등이 요구되고 있다.

패키지기술의 발달에 따라 요구되는 PCB의 고밀도 회로 형성, 박판 제조기술, 금도금 처리, 위치정합기술 등에 부응하기 위해 레지스트부문에서는 해상성·내냉열충격성·내금도금성·내열성 등의 물성 확보가 요구된다.

또한 PCB 제조기술이 PTH MLB부문의 HDI화 및 임피던스 컨트롤 등을 요구함에 따라 레지스트의 고해상성, 40㎛ 절연특성, 내도금성, 조화, 고Tg, 레이저 가공성 등의 중요성이 커지고 있다.

환경규제에 따른 대응도 필수다. CFC사용규제에 따른 무세정 플럭스 세정공정 적합성 및 할로겐 등의 규제에 따라 환경친화적 소재로 대체해야 하며 IR Reflow온도가 245도에서 265∼288도로 상승함에 따라 내열성·내흡습성·저CTE화 등의 물성개량이 필요하다.

따라서 레지스트 잉크 부문의 주요 설계품질목표(2002∼2003로서 패키지 대응기술을 설정할 경우 해상성 L/s 25㎛/25㎛, Tg 125도 이상, CTE 55∼65ppm, 유전율 3.7∼4.0, 유전정접 0.025∼0.030, 탄성률 2500∼3000㎫, 흡수율 1.2∼1.4%로 설정하고 다양한 도포설비에 대한 적응성을 확보해야 할 것이다.

-반도체 산업전망과 표면실장기술-삼성테크윈 반도체시스템사업부 박은영 선임연구원

◇반도체 산업의 전망

멀티미디어 시대에서의 새로운 시장 상황은 크게 3C(Computer, Communication, Consumer)의 조합된 제품군으로 집중되고 있으며 3C의 제품이 75% 이상을 점유하고 있다. 이에 따라 반도체산업의 비중은 점차 확대 일로에 있다. 그 중 생산량과 생산액에 있어 반도체 수요를 주도하는 D램의 최소회로 선폭은 80년대초 2.5마이크론에서 현재 1기가 D램에서는 0.18마이크론으로 발전해 왔다. 향후에는 메모리와 로직이 한 패키지에 공존하는 D램의 ASIC화 요구가 증가되고 있어 향후 기술의 격전이 예상되고 있다.

◇SMT 실장기술 및 패키지의 동향

앞으로의 SMT 실장기술은 더 많은 핀 수와 더 작은 범프(bump) 사이즈의 BGA/CSP, 플립칩이 폭넓게 사용됨에 따라 검사공정의 자동화를 요구하게 될 것이다. 또한 환경보호에 대한 요구도 강해져 리드 프리(lead free) 솔더링도 화두로 떠오르고 있다.

실장 기술도 부품의 극소형화 요구에 따라 3차원화·입체화가 이루어질 전망이다. 따라서 실장 기술의 발전 흐름은 삽입실장 기술에서 QFP/SOP 중심 SMT 기술로 발달했으며 현재 요구되는 고밀도 실장에서는 QFP와 SOP 실장에 한계가 있어 새로운 패키지(μ-BGA/CSP) Bare IC(COB/플립칩) 혼재실장을 중심으로 한 실장기술로 대응하고 있다.

IC 패키지의 동향을 보면 200㎒ 이상 400㎒ 이하, 500핀에서 1000핀 까지는 플립칩 BGA 형태의 패키지가 이용되고 있으나 이의 SMT 공정에서의 사용 활성화는 아직 확신을 얻지 못하는 상황이다.

플립칩의 적용은 플립칩 전용 본더에 의한 공정이나 패키지 제조공정에서 주로 적용되고 있으며 다양한 범핑 프로세스(bumping process)에 의해 핀수별로 적절한 공정이 이용되고 있다.

플립칩 BGA는 좋은 고주파 특성과 비용감소를 갖추고 있어 현재 슈퍼컴퓨터용 마이크로프로세서에 주로 적용하고 있다. 따라서 패키지의 인터커넥션 동향은 3C 복합제품의 추세인 고기능화·다핀화·고주파화·고전력화에 따라 와이어본딩은 급격히 감소하고 범핑에 의한 접속이 증가하고 있는 추세에 있다.

SMT와 같이 패키지에서도 CSP와 플립칩 등 WLP(Wafer Level Package)가 3D 패키지를 수렴하는 추세다. 이는 기능축적 및 소형화가 가능하고 전기적·열적 신뢰도를 높이며 비용을 절감하는 효과가 있다.

패키지 기술의 진보는 D램 등 반도체기술과 무선통신·인터넷 등 3C 제품에 의해 이루어지고 있다. 또한 현재 QFP·BGA·CSP와 같은 성숙된 패키지 기술이 중요한 역할을 하고 있으며 가까운 장래에는 플립칩과 SiP(System in Package)가 기대되고 있다.

또한 이미지 센서의 성장은 패키지의 비용감소를 기대하게 하며 MEMS(Micro Electronic Mechnical System)과 옵틱스(optics)는 새로운 패키지에 대한 도전을 탄생시키고 있다.

<김용석기자 yskim@etnews.co.kr>