자일링스, PLD설계 SW 새 버전 출시

　프로그래머블로직디바이스(PLD) 공급업체인 자일링스코리아(대표 김종대)가 PLD 성능을 2배 이상 향상시키고 컴파일 시간을 50% 가량 단축할 수 있는 새로운 설계 소프트웨어 「파운데이션 시리즈」 및 「얼라이언스 시리즈」 2.1i 버전 제품을 출시했다.

　인터넷을 이용한 통합 설계(ITD:Internet Team Design) 기능이 지원되는 2.1i 버전 제품은 컴파일 성능 향상을 통해 디자이너가 마우스 버튼을 누르기만 하면 1분 이내에 10만 시스템 게이트급 버텍스(Virtex) 디바이스를 컴파일할 수 있으며 64비트, 66㎒급 PCI 인터페이스를 포함한 각종 고급 시스템 기능도 구현한다.

　이중 파운데이션 시리즈는 세계 유명 하드웨어설계언어(HDL)인 시놉시스의 「FPGA Express」 제품과 통합 디자인 환경을 구축함으로써 HDL 언어를 기반으로 한 PLD 설계가 가능하며 자체 코어 제너레이터 툴도 내장하고 있다. 이와 함께 출시된 얼라이언스 시리즈 2.1i 버전은 새로운 배치 및 배선(Place & Route) 알고리듬을 채택, 실행시간을 줄였으며 올 하반기에 업계 최초로 출시될 예정인 200만 게이트급 버텍스 FPGA 제품도 설계할 수 있다.

　김종대 사장은 『수백만 게이트급의 고성능 버텍스 부품들로 시스템을 디자인할 경우 적절한 보드 레벨 검증이 필수적인데 이번 출시되는 버전 2.1i 소프트웨어는 이러한 보드 레벨의 검사 및 분석 기능도 수행할 수 있는 차세대형 PLD 설계 툴』이라고 강조했다.

<주상돈기자 sdjoo@etnews.co.kr>