日 NEC, 0.25미크론 LSI설계기술 개발

일본 NEC가 현재 선폭 0.5미크론이 최대인 트랜지스터 설계파라미터(변수)의 정밀도를 0.25미크론까지 높이는 기술을 개발했다고 일본의 「日刊工業新聞」이 최근 보도했다.

그동안 LSI설계에서는 설계에 기본이 되는 트랜지스터 실효채널길이, 직렬(기생)저항, 경계전압을 개별적으로 요구해 측정오차가 커지는 문제가 있었다.

NEC는 이번 개발에서 미세화에 따라 변화하는 이동정도도 고려해 이 3가지파라미터를 동시에 요구하는 방법을 고안, 드레인전류의 재현오차를 3%미만으로 억제했다.

일반적으로 LSI는 트랜지스터에 흐르는 드레인전류의 양에 따라 성능이 결정된다. 따라서 LSI를 설계할 때에는 이 드레인전류를 결정하는 트랜지스터실효채널길이, 직렬(기생)저항, 경계전압 등의 3가지 퍼래미터를 모듈화하여설계한다.

이번 NEC가 개발한 기술은 3가지 파라미터를 동시에 구하는 방법으로 오차가 발생할 여지를 줄임으로써 설계정밀도를 향상시킬 수 있게 했다. 기존 기술은 3가지 파라미터중 경계전압만을 먼저 구하기 때문에 미세화를 추진하는과정에서 최종적인 드레인전류의 오차가 커져 설계치와 맞지 않는 상황이 발생해 왔다.

NEC는 이 기술을 0.25미크론이하의 LSI제품개발에 채용해 나갈 계획이다.

<심규호 기자>