3차원 칩 패키징 기술 뜬다

　 3차원 칩 패키징용 수요가 새해부터 급증하고, 활용 범위도 일반 메모리 분야로 확대될 전망이다.

29일 업계 및 시장 조사기관 욜디벨로프먼트(Yole Development)에 따르면 TSV공법용 웨이퍼 수요가 올해 약 80만 장에 미치지 못하지만 내년 약 170만 장을 시작으로 2010년 300만 장, 2011년 약 600만 장, 2012년 810만 장 등 연평균 66%의 성장세를 보일 전망이다.

　‘TSV’(Through Silicon Via) 공법이란 실리콘 웨이퍼에 구멍을 뚫어 관통 전극을 형성, 칩을 적층하는 기술로 3차원 칩 패키징에 필수적인 기술로 떠올랐다. 패드와 단자 간 와이어 연결을 위한 공간이 필요 없어 크기를 줄일 수 있으며 고성능·저전력 등의 기술적 특징을 갖고 있다.

TSV공법은 올해까지 RF-시스템인패키지(SiP)와 CMOS 이미지센서칩에만 주로 이용됐으나 새해부터 DRAM ·플래시 메모리 등 다양한 분야로 확산할 것으로 전망됐다. 이는 45 나노 미만의 D램·낸드 미세 공정에선 와이어 본딩의 선 굵기가 한계에 달하는데 이를 TSV 기술이 해결할 수 있기 때문이다. 물론 메모리의 소형·고속·저전력 성능도 충족한다. 더욱이 TSV는 와이어 본딩 공정에 비해 실리콘 웨이퍼 소비량을 30%까지 줄일 수 있다.

유럽 알카이머 스티브 러너 CEO는 전자신문과의 서면 인터뷰를 통해 “TSV 기술을 이용하게 될 업체들은 DRAM·플래시 메모리 제조업체가 될 것이며 삼성전자·하이닉스반도체· 앰코 등을 비롯해 한국서도 이 기술을 채택하려고 시도하는 업체들이 있다”라며 말했다. 알카이머는 TSV에서 구리 관통 전극 연결 형성에 쓰이는 나노 메트릭 필름의 전기화학 증착용 화학 제형·공정 전문 개발업체이다. 실제 삼성전자·하이닉스반도체는 TSV 공정을 메모리에 적용, 내년 목표로 양산화를 추진중이다.

스티브 러너 CEO는 TSV 시장 전망에 대해 “공정, 툴, 소재 관련해 표준을 수립해 나가고 있다”며 “TSV 시장은 오는 2010년부터 폭발적으로 성장할 것으로 예측, 메모리 반도체 기업들이 경쟁력을 갖추기 위해선 지금 바로 기술 개발 및 시장에 참여해야 한다”고 강조했다.

그는 또 “설계, 비아 식각, 필, CMP(Chemical Mechanical Planarization) 등 같은 기술적 요소들이 최종 TSV 수율에 영향을 미치는 요소가 될 수 있다”며 “ 알카이머는 TSV를 생산하는 최종 단계는 아니고 다양한 필름을 제공하고 그 중에서도 가장 뛰어난 구리를 제공하고 있다”고 덧붙였다.

안수민기자 smahn@etnews.co.kr