자일링스, FPGA `버텍스`에 최적화 디자인SW 손봬

　자일링스코리아(지사장 안흥식)는 최신 필드프로그래머블게이트어레이(FPGA) ‘버텍스-Ⅱ Pro’에 최적화된 디자인 소프트웨어 ‘ISE5.1i’ 버전을 28일 출시했다.

　이 소프트웨어는 반도체 입출력(IO) 단자와 핀(pin)간 연결을 단순화시킨 ‘PACE’ 관리툴과 직렬 트랜시버 설계를 지원하는 ‘아키텍처 위저드’, 기존 설계자산(IP)을 재사용할 수 있도록 한 ‘매크로 빌더’ 기능 등을 추가한 것이 특징이다.

　이를 적용하면 컴파일 속도가 2배 이상, ‘버텍스-Ⅱ Pro’의 성능은 40% 이상 향상되고 ASIC 개발 및 시스템 설계를 단순화할 수 있다는 것이 회사측 설명이다. 자일링스는 연말까지 내장형(임베디드) 및 시스템 레벨 디자인 툴 시리즈를 추가 발표하는 등 ISE 시리즈 솔루션을 시스템 설계영역으로 확장할 예정이다.　

<정지연기자 jyjung@etnews.co.kr>