엔비디아와 지멘스 디지털 인더스트리 소프트웨어(지멘스 EDA)가 차세대 인공지능(AI) 반도체 제조의 최대 병목으로 꼽히는 전산 리소그래피(Computational Lithography) 연산 속도를 최대 12배 끌어올리는 데 성공했다.
양 사는 14일(현지시간) 미국 샌프란시스코 모스콘 센터에서 열린 '세미콘 웨스트(SEMICON West) 2026' CEO 서밋 기조연설 무대에 나란히 올라, 지멘스의 물리적 설계 검증 솔루션 '칼리버(Calibre)'에 엔비디아의 그래픽처리장치(GPU) 기반 전산 노광 라이브러리 '큐리소(cuLitho)'를 통합한 기술 파트너십을 공식 발표했다.
전산 리소그래피는 실리콘 웨이퍼 위에 빛으로 초미세 회로를 그릴 때 발생하는 빛의 굴절·왜곡 현상을 사전에 계산해 포토마스크 패턴을 보정하는 공정이다.
최근 차세대 극자외선 노광장비(High-NA EUV) 도입과 함께 직선이 아닌 곡선 형태로 정밀한 회로를 그리는 '곡선형 역 리소그래피 기술(Curvilinear ILT)'이 필수로 자리 잡으면서, 수조 번의 물리 연산이 필요한 '연산 시간 장벽(Runtime wall)'이 칩 양산의 걸림돌로 작용해 왔다.
양 사는 이번 협력을 통해 전체 칩(Full-chip) 단위의 광학근접효과보정(OPC) 워크로드를 기존 대비 최대 12배 가속했으며, 핵심 리소그래피 시뮬레이션 워크로드에서는 검증 데이터 기준 최소 10배에서 최대 17배에 달하는 속도 향상을 달성했다고 밝혔다.
이를 통해 반도체 제조사와 포토마스크 기업들은 테이프아웃(설계 완료) 이전에 더 많은 설계 최적화 반복(Iteration)을 수행하고, 수율 저하를 유발하는 리소그래피 결함 지점(핫스팟)을 조기에 파악해 공정 마진을 대폭 개선할 수 있게 됐다.
이날 기조연설 무대에 깜짝 등단한 앙쿠르 굽타 지멘스 EDA IC 포트폴리오 총괄 수석부사장(EVP)은 “전산 리소그래피는 설계에서 제조로 넘어가는 흐름 중 가장 연산 집약적인 단계”라며 “지멘스의 사인오프급 칼리버 기술과 엔비디아의 GPU 가속을 결합해 고객들이 곡선형 ILT 같은 첨단 패터닝 전략을 실제 양산 규모로 배포할 수 있는 길을 열었다”고 강조했다.
티모시 코스타 엔비디아 산업 및 연산 엔지니어링 부문 총괄 부사장(VP 겸 GM)은 “차세대 칩이 제조 복잡성의 한계를 밀어붙이면서 전산 리소그래피의 중요성이 그 어느 때보다 커졌다”며 “지멘스 칼리버에 큐리소 가속 기술을 적용해 엔지니어들이 세계 최고 수준의 첨단 칩 제조에 필요한 복잡한 패턴과 광범위한 최적화를 탐색할 수 있도록 지원하고 있다”고 말했다.
한편 코스타 부사장은 이날 기조연설에서 반도체 소재 및 계면(Interface)의 원자·분자 단위 시뮬레이션을 가속하는 신규 쿠다-X(CUDA-X) 라이브러리 '큐포텐셜(cuPotential)'도 최초 공개했다. 큐포텐셜은 고도로 최적화된 기존 GPU 기반 분자동역학 코드 대비 연산 속도를 추가로 3배 높인 기술로, 시놉시스가 제1호 도입 기업으로 참여해 초기 액세스(Early Access) 형태로 제공된다.
이형두 기자 dudu@etnews.com
