산학계 연구진, 차세대 반도체 소자 공정개발연구 활발

4GD램급 이상의 차세대 반도체소자 개발을 위한 소자구조, 배선모듈, 고밀도 건식식각 및 리소그래피 장비기술 등 기초기술 연구가 국내 산업계 및 학계 연구진에 의해 활발히 진행되고 있다.

14일 과학기술처, 통상산업부, 정보통신부가 공동으로 추진중인 「차세대 반도체 기반기술 개발사업」 중 선행기초기술연구 3차연도 보고서에 따르면 전자통신연, 서울대, 과기원, 포항공대 등 국내 연구진은 최근 차세대 반도체 개발을 위한 기초기술연구를 진행, 0.1마이크로미터급 소자 연구를 위한 시뮬레이터, 고밀도 건식 식각기술에 응용될 수 있는 고밀도 플라즈마원을 개발했다고 밝혔다.

연구진은 보고서에서 강유전체 박막을 사용해 단일 트랜지스터 메모리 및 신경소자에 응용할 수 있는 기본소자를 제작하는 데 성공했으며 특히 현재까지 연구된 0.1마이크로급 CMOS 소자구조 및 제조방법은 민간기업에서 활용할 수 있는 수준이라고 지적했다.

또 증착재현성이 높고 선택증착이 가능한 구리화학 증착기술, 열적 안정성이 우수한 확산방지막 형성기술, 저온 구리식각기술 등에 대한 연구를 진행, 4차연도인 올해부터 이들 공정에 대한 최적화 방안을 도출, 관련기술을 차세대 반도체소자 제작에 활용할 수 있도록 할 계획이다.

또 3차연도에 개발된 0.1마이크로미터급 MOS소자 시뮬레이터를 통해 4GD램급 MOS소자 성능, 회로에 대한 응용가능성을 확인할 수 있다고 전제, 금년 말까지 시스템을 보완해 상용화 수준까지 끌어올릴 예정이라고 밝혔다.

연구진은 특히 4GD램급 이상의 차세대 반도체를 개발하기 위해서는 소자구조, 배선, 고밀도 건식식각, 마이크로 리소그래피에 대한 새로운 기술개발이 필수적이라고 밝히고 향후 메모리셀 구조를 포함한 신구조, 신기능 소자개발, 동일한 평면적에 대해 더 큰 용량을 얻을 수 있는 고유전체 개발에 박차를 가할 것이라고 밝혔다.

<대전=김상룡기자>