기존 제품 대비 실장 면적 64% 절감…모바일·웨어러블 기기 고밀도 실장 지원
무라타제작소(이하 무라타)가 0603M 사이즈(0.6㎜×0.3㎜)의 3단자 Low ESL 칩 적층 세라믹 커패시터 'LLD 시리즈'의 양산을 시작했다고 밝혔다.
LLD 시리즈는 기존 1005M 사이즈(1.0㎜×0.5㎜) 제품과 비교해 부품 실장 면적을 약 64% 줄여 제한된 기판 공간을 효율적으로 활용할 수 있도록 설계됐다. 3단자 커패시터의 Low ESL 특성을 기반으로 고주파 영역에서 IC에 공급되는 전압 변동을 억제해 전자기기의 안정적인 동작을 지원한다.
최근 전자기기의 고성능화·다기능화에 따라 대용량 데이터를 고속으로 처리하는 고성능 IC 수요가 증가하고 있다. 고성능 IC는 많은 정보를 짧은 시간 안에 처리하기 위해 높은 주파수의 신호를 사용하며, 이 과정에서 IC가 필요로 하는 전류가 짧은 시간에 크게 변화할 수 있다. 이에 따라 고주파 영역에서도 필요한 전류를 신속하게 공급하고 전압 변동을 억제하는 기술의 중요성이 커지고 있다.
3단자 커패시터는 일반적인 2단자 커패시터보다 전류 경로가 짧고 여러 개의 짧은 전류 경로를 구성할 수 있는 구조를 갖는다. 이를 통해 IC에 전류를 빠르게 공급하고 전원 전압의 변동을 억제해 안정적인 동작을 지원한다.
전자기기의 박형화·소형화가 이어지면서 제한된 기판 공간에 부품을 효율적으로 배치하는 것도 중요한 과제로 떠오르고 있다. 특히 3단자 커패시터는 내부 전극과 외부 전극 구조가 일반적인 2단자 커패시터보다 복잡해 제품을 소형화하는 데 기술적인 어려움이 있었다.
무라타는 전극 구조 설계를 최적화하고 제조 공정을 고도화해 0603M 사이즈의 3단자 Low ESL 적층 세라믹 커패시터를 개발했다. 기존 1005M 사이즈 제품과 비교해 실장 면적을 약 64% 줄여 고밀도 기판 설계를 지원한다.
LLD 시리즈는 3단자 구조의 Low ESL 특성을 유지하면서 소형화를 구현한 것이 특징이다. 고주파 영역에서 IC 주변의 전원 전압을 안정화하면서 고밀도 실장이 가능해 IC 주변 부품 배치와 기판 설계의 자유도를 높일 수 있다. 회사는 이를 통해 스마트폰과 스마트워치 등 소형 전자기기의 고성능화와 소형화에 기여할 것으로 기대하고 있다.
무라타는 향후에도 모바일 및 웨어러블 기기를 위한 소형·고성능 적층 세라믹 커패시터 제품 개발을 이어갈 계획이다.
임민지 기자 minzi56@etnews.com
