서민석 캠텍코리아 전무는 차세대 반도체 패키징 핵심 기술인 하이브리드 본딩이 단순 미세화 경쟁에서 벗어나 저온 공정과 정렬, 표면 제어, 신뢰성을 함께 확보하는 방향으로 발전하고 있다고 강조했다.
서 전무는 20일 열린 '2026 해동 패키징 기술 포럼'에서 '하이브리드 본딩 연구 트렌드와 대표논문 리뷰'를 주제로 발표하며 이같이 밝혔다.
그는 올해 전자부품기술학회(ECTC)에서 발표된 연구를 분석한 결과 주요 기술 흐름을 △저온·표면 제어 △초미세 피치 웨이퍼투웨이퍼(W2W) 본딩 △다이투웨이퍼(D2W)·칩투웨이퍼(C2W) 공정 안정화 △계측·신뢰성 등으로 구분했다.
특히 저온 본딩에서는 온도 자체보다 구리 산화와 잔류물, 표면 활성화 상태를 안정적으로 제어하는 것이 중요하다고 설명했다.
W2W 본딩에서는 200나노미터(㎚) 피치 구현과 450㎚ 피치에서 2000만개 인터커넥트를 연결한 연구가 소개됐다. 450㎚ 피치에서는 공정 최적화를 통해 98% 수율을 확보했다. 미세화가 진행될수록 정렬 오차와 화학기계연마(CMP) 공정 관리가 수율을 좌우하는 핵심 요소로 나타났다.
고대역폭메모리(HBM)의 적층 확대를 위한 연구도 본격화됐다. 플라즈마 다이싱과 산화막 갭필, 미세 결정립 구리(Cu) 공정을 결합해 16단 이상 적층에 하이브리드 본딩을 적용하는 방식이 제시됐다. 다이 절단 과정에서 발생하는 변형과 웨이퍼 휨을 함께 관리하는 기술 중요성도 커지고 있다.
서 전무는 “하이브리드 본딩 신뢰성은 본드 강도 하나로 평가할 수 없고, 표면 계측과 정렬 계측, 워피지·열·전기 스트레스 시험을 통합해야 한다”고 강조했다.
박유민 기자 newmin@etnews.com
