퀄리타스반도체가 '칩렛' 반도체 설계자산(IP)을 상용화한다. 칩렛은 서로 다른 반도체를 연결해 고성능 칩을 구현하는 첨단 패키징 기술로, 회사는 칩렛 표준 연결 기술(인터페이스)을 개발한다. 외산 중심 칩렛 IP 시장에서 첫 국산화 사례로 주목된다.
김두호 퀄리타스반도체 대표는 “다음달 삼성전자 파운드리에서 UCIe IP를 활용한 칩렛 시제품 제작에 들어갈 예정”이라며 “올해 안에 상용화 가능할 것”이라고 밝혔다. 퀄리타스 칩렛 시제품은 5나노미터(㎚) 공정을 제작된다.
칩렛은 이기종 반도체를 연결하는 차세대 반도체 기술이다. 시스템온칩(SoC)의 각 기능을 다른 공정으로 따로 분리해 생산하는 것이다. 수율을 높이고 생산 비용을 낮추는데 유리한데, 각 반도체(다이)를 연결하는 기술이 핵심이다.
퀄리타스반도체는 지난해부터 오픈엣지테크놀로지·하나마이크론·한양대·기계연구원과 협력, 칩렛 기술을 개발하고 있다. 퀄리타스반도체는 칩렛 표준 연결 규격인 'UCIe' IP를 맡았다. UCIe는 삼성전자·인텔·TSMC·퀄컴·MS·구글 등 업계가 서로 다른 칩렛 기술의 호환성 확보를 위해 만든 규격으로, 현재 UCIe 표준 1.1까지 마련됐다.
김 대표는 “지난해 칩렛 시장이 급부상하면서 시장 대응 속도를 높이기로 했다”며 “빠른 시제품 개발을 통해 다양한 고객이 UCIe IP에 접근할 수 있도록 할 계획”이라고 밝혔다. 인텔·애플·엔비디아 등 주요 빅테크 기업이 칩렛 제품을 잇따라 선보이면서 UCIe 수요를 견인하고 있고, 다른 SoC 회사들 역시 칩렛 도입에 적극적이라 선제적 대응전략이 필요하다고 김 대표는 강조했다.
지금까지 삼성전자·TSMC·인텔 등이 자사 파운드리에 UCIe를 적용했다. 대부분 시높시스 등 외국계 기업의 IP에 의존하고 있는 상황이다. 퀄리타스반도체가 UCIe를 국산화하면, 상당부분 외산 대체 효과도 기대된다. 김 대표는 “현재 다양한 고객사와 칩렛 논의를 진행하고 있다”며 “이르면 올해 안에 계약 등 성과를 거둘 수 있을 것”이라고 말했다.
퀄리타스반도체는 UCIe 외 초고속 인터페이스 PCIe 등 고성능컴퓨팅(HPC)을 위한 반도체 IP 사업도 전개한다. 최근 국내 최초로 PCIe 6.0 파이(PHY)를 개발, 시제품 제작을 앞두고 있다. 기존 확보한 MIPI·디스플레이용 파이·SERDES 등과 함께 초고속 인터페이스 IP 포트폴리오를 확충할 계획이다. 김 대표는 “현재 SoC에 필요한 인터페이스 IP는 약 16종 수준인데, 퀄리타스반도체가 10종 이상 IP를 한번에 공급할 수 있는 토털 솔루션 체계를 구축하는 것이 목표”라고 덧붙였다.
권동준 기자 djkwon@etnews.com
