2년마다 반도체 집적도가 두 배 증가한다는 무어의 이론을 지속시키려면 미세화 방향이 평면(2D)에서 수직(3D)으로 변화해야 할 것으로 보인다.
벨기에 반도체 연구기관 IMEC 최고경영자(CEO)인 룩 반덴 호브는 8일 서울 삼성동 코엑스에서 열린 세미콘코리아 2017 기조연설자로 나와 이 같은 견해를 밝혔다. 그는 “근래 반도체 업계의 미세화 기술 개발은 한계에 이르렀다”라며 “무어의 이론을 지속시키려면 소자 구조를 2D에서 3D로 바꾸는 혁신이 필요하다”고 말했다.
중앙처리장치(CPU)와 스마트폰용 애플리케이션프로세서(AP) 이미 핀펫(FinFET)이라는 3D 구조의 트랜지스터 구조를 도입했다. 낸드플래시도 셀을 위로 쌓는 3D 적층 방식이 상용화됐다. 호브 CEO는 “선폭이 3나노 이하일 경우 이 같은 3D 방식으로도 미세화가 어렵다”라면서 “수직 나노와이어를 활용한 소자 구조를 적용해야만 3나노, 2.5나노, 1나노 수준까지 미세화가 가능하다”고 말했다. 그에 따르면 수직 나노와이어 소자 구조를 채택하면 전자 제어가 용이하고 이동도 역시 빨라진다. 그러나 이 같은 구조를 상용 제품에 적용하려면 재료와 공정 장비 분야에서 새로운 혁신이 일어나야 할 것으로 보인다.
호브 CEO는 “수직 나노와이어 구조의 소자는 복도식 아파트 혹은 레고 블록처럼 트랜지스터를 높은 효율로 쌓을 수 있다”면서 “이러한 소자 구조는 굉장히 넓은 반도체 칩에서 활용될 수 있다”고 강조했다.
P-N 접합 구조가 근간인 CMOS를 뛰어넘는 새로운 소자 구조 도입도 제안했다. 호브 CEO가 예로 든 기술은 자기터널접합(MTJ)다. 자성체에 전류를 흘린 뒤 저항값 크기에 따라 0과 1을 판별할 수 있다. CMOS 대비 더 많은 기능을 제공할 수 있다. 그러나 이 역시 동작 매커니즘의 명확한 규명과 재료, 공정 장비 분야 혁신이 필요하다.
호브 CEO는 “무어 이론이 지속되지 않는다면 완성품 분야 혁신도 어려울 수밖에 없다”면서 “지금까지와는 다른 방식으로 `하드 스케일링` 시대를 넘어야 한다”고 말했다.
한주엽 반도체 전문기자 powerusr@etnews.com
