10나노대 D램 기술 경쟁이 치열해지면서 리소그래피(노광) 공정 기술이 더욱 주목받고 있다. 차세대 패터닝 기술로 단연 눈길을 끄는 것은 극자외선(EUV) 리소그래피다.
23일 서울 강남구 엘타워에서 열린 ‘2014 제2회 반도체 공정포럼 조찬세미나’에서 김명수 SK하이닉스 연구위원은 “D램의 회로 패턴 크기는 2년마다 30%씩 줄어들고 있다”면서 “이제 리소그래피 공정의 화두는 얼마나 작고 저렴하게, 빨리 제품을 생산하는지에 달렸다”고 말했다.
최근 삼성전자가 D램 공정을 25나노에서 20나노로 바꾸면서 잠잠했던 미세공정 경쟁에 불이 붙었다. 삼성전자·SK하이닉스 등은 10나노대 미세공정으로 쿼드러플패터닝(QPT)을 준비 중이지만 그 이하에서는 새로운 리소그래피 공정이 필요하다. EUV를 비롯해 EBDW(Electron Beam Direct Writing), 나노임프린트(Nanoimprint) 등이 거론된다.
EUV는 빛의 파장이 13.5나노로 매우 짧다. 리소그래피 공정에서는 광원의 파장이 짧을수록 더 미세한 패턴을 그릴 수 있다. EUV 공정에 SPT(Spacer Patterning Technology)를 적용하면 9나노 패턴까지 가능하다.
그러나 출력이 부족하다는 점이 문제로 지적된다. EUV를 도입하려면 새로운 장비를 들여야 한다. 그러나 현재 EUV 장비는 광원 출력 탓에 시간당 처리하는 웨이퍼 수가 적다. 세계 1위 리소그래피 장비 업체인 ASML은 올해 중반기에 시간당 70장, 2016년 경에는 시간당 125장 웨이퍼를 각각 처리할 수 있을 것이라고 밝힌 바 있다.
에너지 효율성을 개선해야 한다는 지적도 나온다. 광원에서 나온 EUV는 총 10여개의 거울에 부딪힌 후 웨이퍼 표면에 닿는데 이 과정에서 손실되는 에너지가 90% 이상에 이른다. 거울에서 반사되는 빛이 70% 미만에 불과하기 때문이다.
김 연구위원은 “ASML 등 장비 업체들이 EUV 공정 연구개발(R&D)을 지속하고 있다”라며 “광원만 EUV로 바꾸기 때문에 EBDW, 나노임프린트 등에 비해 위험 부담이 적어 가장 현실적인 차세대 미세공정 기법”이라고 밝혔다.
김주연기자 pillar@etnews.com
