TSV공법 메모리 내년 상용화

　반도체 업체들이 3차원 패키지 공법인 ‘TSV(Through Silicon Via) 기반의 초고속 메모리 반도체 상용화를 추진한다. ‘TSV’ 공법이란 실리콘 웨이퍼에 구멍을 뚫어 관통 전극을 형성하는 첨단 실장 기술이다. 한 개 모듈에 복수의 반도체·칩 부품 등을 담을 수 있는 것은 물론 칩 상하간 와이어 연결을 위한 공간이 불필요, 칩 크기를 줄이고 성능을 향상시킬 수 있다.

9일 업계에 따르면 삼성전자·하이닉스반도체 등 기업들은 1∼2년 전부터 TSV 공법 개발에 착수, 첨단 공정의 상용화를 잇따라 추진한다. TSV를 적용하면 고주파 신호 손실을 막을 뿐 아니라 전력 소비를 50% 이상 줄이고 신호지연현상도 60% 이상 감소한다. 특히 미세 공정에서 와이어 본딩으로 해결하지 못하는 고속 입출력 신호처리·신호채널 수 확장 등의 문제점을 해결, 반도체의 소형·고속·저전력 성능을 충족할 수 있다.

삼성전자는 TSV 공법을 이용한 512Mb DDR2 D램을 4개 적층한 2Gb 대용량 D램 적층칩과 4GB 모듈을 각각 개발하고, 양산화를 진행중이다. 일단 4개의 DDR3 D램을 TSV로 집적한 8Gb 3D DDR3 D램 개발 가능성을 내년 2월 ‘국제반도체회로학술회의(ISSSC)’에 발표한다. 삼성전자는 이밖에 CMOS 이미지센서·시스템반도체 등의 제품에도 TSV 공법을 적용할 계획이다. 삼성전자 한 관계자는 “TSV 공법의 샘플 출시는 지금도 가능하다”며 “그러나 TSV공법을 활용한 제품 수율이 떨어져 내년 양산 공정의 안정화에 주력한다”고 말했다.

하이닉스반도체는 3차원(D) 패키지 공법인 TSV를 활용한 그래픽 D램을 개발중이다. 이 회사는 1기가비트(Gb) GDDR5 제품 2개를 적층한 고용량의 그래픽 D램을 내년 상반기중 일부 양산해 시중에 선보일 계획이다. 하이닉스반도체 한 관계자는 “작년 태스크 포스팀을 구성한 가운데 TSV 공법 개발을 진행, 현재 샘플 출시를 준비중에 있다”며 “초고속, 고용량, 소형화가 요구되는 그래픽스 D램 시장에서 제품 우위를 갖는다”고 말했다.

하이닉스반도체 관계자는 “TSV 공법은 원래 이종칩을 설계하는데 목적이 있지만 이종칩 집적에 어려움이 적지 않은 탓에 동종칩을 적층할 때 주로 쓴다”며 “미래엔 TSV 공법이 여러 칩 또는 이종칩을 적층할 때 활용될 것”이라고 덧붙였다.

안수민기자 smahn@etnews.co.kr