폴 오텔리니 인텔 사장 겸 최고경영자(CEO)는 2009년에는 19억개 이상의 트랜지스터가 탑재된 32나노(㎚) CPU를 선보이겠다고 밝혔다.
폴 오텔리니는 18일(현지시간) 미국 샌프란시스코 모스콘센터에서 개막된 인텔개발자포럼(IDF) 기조연설에서 “지난 10년 동안 프로세서·아키텍처·통신 접속·메모리·전력 분야의 혁신을 거듭해온 무어의 법칙은 여전히 유효하며 인텔은 차세대 대용량 제조기술에서 결정적인 시점에 도달했다”며 이렇게 말했다.
이날 선보인 32나노 테스트 칩에는 19억 개 이상의 트랜지스터를 내장할 수 있는 로직 및 메모리(SRAM, Static Random Access Memory)가 들어가며 2세대 하이케이 및 메탈 게이트 트랜지스터 기술이 사용된다.
그는 “마이크로프로세서 공정 기술은 1999년 180㎚, 2001년 130㎚, 2003년 90㎚, 2005년 65㎚ 그리고 2007년 45㎚로 발전을 거듭해왔다”며 “2009년에는 32㎚ 제품을 출시하고 2011년에는 22㎚ 기술도 등장할 것”이라고 강조했다.
그는 “펜린을 11월부터 출시하겠으며 내년 3분기부터는 45㎚ 공정 CPU의 출하량이 65㎚ CPU 출하량을 넘어설 것”이라고 예상했다.
◇베일 벗은 차세대 CPU=이날 IDF에서 차세대 CPU 펜린과 네할렘이 처음으로 공개됐다. 두 제품은 모두 45나노(㎚) 공정과 무연기술이 적용된다. 기존 65㎚대신 45㎚ 공정기술을 적용한 차세대 CPU인 ‘펜린(PENRYN)’은 CPU 크기가 기존 제품보다 60%로 작아졌다. 펜린이 적용된 서버용 제품(암호명:하퍼타운)은 오는 11월 출시될 예정이다.
새로운 아키텍처를 적용하는 ‘네할렘(Nehalem)’은 45㎚ 기반 7억3100만 개의 트랜지스터를 내장하고 경쟁 제품보다 메모리 대역폭이 최대 3배까지 늘어난다. 네할렘은 반도체에 집적되는 수십억개 트랜지스터의 열 발산과 전류 누출 현상을 개선하기 위해 금속 소재 절연체인 ‘하프늄’을 적용한 하이케이(High-K) 공정기술을 기반으로 한다. 네할렘은 그러나 인텔의 기존 코어 아키텍처와 연동된다고 인텔을 설명했다. 네할렘은 내년 하반기 생산을 목표로 개발되고 있다.
샌프란시스코(미국)= 정소영기자@전자신문, syjung@
