셀 하나에 트랜지스터 두개 장착…새 구조 개발
플래시스(대표 최웅림)는 크기를 절반 가량 줄일 수 있는 새로운 플래시 메모리 구조를 개발했으며 특허 등록도 마쳤다고 21일 밝혔다.
‘유니플래시’라고 이름의 이 기술은 한 개의 셀 안에 트랜지스터를 하나만 장착하던 기존 플래시 메모리의 구조와 달리 두 개의 트랜지스터를 장착하는 구조다. 특히 이 기술은 노어 플래시나 낸드 플래시 모두에 적용할 수 있다. 기존 플래시 메모리의 셀 구조는 40여 년 전 일본 전자산업개발협회 등에 의해 표준화된 규격이다.
최웅림 사장은 “한 셀에 두 개의 트랜지스터를 장착하는 것은 정보를 썼다 지울 수 있도록 개발된 EEP롬에서 도입됐던 발상”이라며 “이를 플래시메모리에 적용하는 데 성공함에 따라 새로운 플래시 구조를 개발할 수 있었다”고 말했다.
플래시 메모리는 정보를 저장할 수 있는 셀과 셀을 작동하기 위한 주변 회로로 구성되며, 유니플래시는 셀 양쪽에 트랜지스터(T)를 장착해 2T 구조를 개발했다. 셀 자체의 크기는 1.2배 가량 커지지만, 트랜지스터의 역할 분담을 통해 주변회로의 크기를 대폭 줄일 수 있어 전체적으로 50% 가량 크기를 줄일 수 있다는 것이 플래시스의 설명이다.
최 사장은 “한 셀에 트랜지스터가 두개가 되면서 읽기와 쓰기 성능 모두 높아졌으며, 전력 소모량도 대폭 줄어 기존 플래시 메모리의 10% 수준 밖에 되지 않는다”며 “트랜지스터가 양 쪽에 장착되고 셀 크기는 오히려 커짐에 따라 멀티레벨셀(MLC)을 만들기도 쉬워졌다”고 설명했다.
플래시스는 유니플래시 기술을 반도체설계자산(IP)로 만들 계획이다. 시스템반도체가 시스템온칩(SoC)으로 발전해 가면서 칩 안에 메모리를 넣는 임베디드 플래시 분야가 성장할 것으로 보고, IP 사업을 통해 이 분야를 공략한다는 전략이다.
문보경기자@전자신문, okmun@
