플래시메모리 발명 일 교수,10배 빠른 첨단CPU 개발한다

　　

플래시메모리 발명자인 마쓰오카 후지오 도호쿠대학 교수가 기존 제품보다 10배 이상의 연산처리 능력을 지닌 반도체 칩 개발에 나서기로 했다고 니혼게이자이신문이 보도했다.

마쓰오카 교수는 중동 기업인 유니산티스사로부터 100억엔 이상의 자금을 지원받아 오는 2010년 실용화를 목표로 획기적으로 속도가 향상된 중앙연산처리장치(CPU) 개발에 착수하기로 했다.

이를 위해 마쓰오카 교수는 자본금 1000만엔으로 설립된 일본유니산티스일렉트로닉스의 최고기술책임자(CTO)에 최근 취임했다.

정보기기의 두뇌 역할을 수행하는 CPU는 평면형 실리콘 기판 표면에 회로를 설치하는 구조로 이뤄져 있는데, 연산처리능력을 높이기 위해서는 기판의 면적이 관건이었다. 그러나 면적을 확대하면 전기 저항이 심해져 연산처리 반응이 늦어지는 게 난제로 지적돼 왔다.

또 CPU 회로를 미세화할 경우 발열, 누전 등으로 오작동하는게 흠이었다. 이같은 문제점 때문에 미국의 인텔은 지난해 차세대 CPU인 ‘팬티엄 4’ 개발 중단을 선언한 상태다.

마쓰오카 교수가 새로 고안한 ‘SGT’라는 설계 기술은 원주형 실리콘 기판 측면에 회로를 설치하는 것이다. 기판의 측면을 활용하기 때문에 CPU 면적을 기존의 10분의 1로 축소할 수 있다. 따라서 ‘면적이 같더라도 10배 이상의 성능을 낼 수 있다’는 것이 그의 주장이다.

이에 대해 일본 언론들은 “만약 이 제품이 개발에 성공한다면 일본 CPU 기술이 세계 표준으로 부상할 것”이라며 흥분을 감추지 못하고 있다.

마쓰오카 교수와 일본유니산티스일렉트로닉스는 국내외에서 반도체 기술자 약 50명을 모집해 다음달부터 본격 제품 개발에 들어갈 예정이다. 향후 5년 안에 기존 제품의 10배 연산처리능력을 지닌 CPU 기술을 완성해 특허를 출원할 계획이다.

명승욱기자@전자신문, swmay@