삼성전자, 신 소자기술 상용화

사진; 삼성전자 다층 트랜지스터 기술 개념도.

삼성전자가 50나노급 이하의 모든 메모리 반도체의 데이터 전송속도를 3배 정도 높일 수 있는 새로운 소자기술을 상용화하는 데 성공했다.

　삼성전자는 지난해 80나노급 512Mb D램에 적용할수 있는 3차원 입체 트랜지스터 기술 개발에 이어 1년 만에 다시 50나노급 이하용 3차원 입체 트랜지스터 기술 개발에도 성공, 반도체 나노시대를 주도적으로 이끌어갈 수 있게 됐다.

　삼성전자(대표 윤종용)는 50나노 이하에서 트랜지스터를 입체화시켜 여러 개의 데이터 이동통로(채널)를 만들어 주는 ‘다층채널 트랜지스터 기술’과 ‘돌기형 트랜지스터 기술’ 등 최첨단 3차원 입체 트랜지스터 기술을 업계 최초로 512Mb D램 샘플에 적용하는 데 성공했다고 19일 밝혔다.

　차세대 50나노급 이하의 메모리반도체 제작을 위해서는 회로설계, 공정, 조립 등의 기술과 함께, 미세한 회로간 전기신호 전달 및 데이터 전송에 핵심적인 역할을 담당하는 소자기술이 중요한 기술분야로 인식되고 있다.

　지금까지 메모리반도체에서 전기신호를 통한 데이터의 이동을 담당하는 트랜지스터는 웨이퍼 평면에 2차원적으로 구현돼, 1개의 채널만을 갖고 있기 때문에 나노급의 초미세 공정이 적용되는 나노 반도체에서는 △데이터 전송속도 △전기신호처리(전류흐름) △누설전류 문제 등 반도체의 특성 면에서 한계를 보여 왔다.

　이번에 개발된 ‘다층채널 트랜지스터 기술’을 적용하면 실리콘과 게이트를 번갈아 두 번 적층해 1개의 트랜지스터에 채널 4개를 형성할 수 있다. 또 ‘돌기형 트랜지스터 기술’은 돌기 형태로 된 트랜지스터를 만들어 전류가 흐르는 면적을 넓혀, 채널 수를 증가시킨다. 이 두 기술은 1차원의 트랜지스터에 비해 누설전류 역시 대폭 감소시킴으로써 반도체의 전력소모도 최소화할 수 있다.

　이에 앞서 삼성전자는 지난 6월에 열린 VLSI 심포지엄에서 두 가지 신소자기술 관련 논문을 발표해 50나노급 이하의 차세대 반도체 소자기술로 호평을 받은 바 있다.

　 심규호기자@전자신문, khsim@