삼성전자와 SK하이닉스가 23일(현지시간) 미국 스탠퍼드대에서 열린 '핫칩스(Hot Chips) 2026' 첫날 메모리 튜토리얼에서 차세대 고대역폭메모리(HBM) 기술에 대해 확연히 다른 전략을 공개했다.
삼성전자는 베이스 다이를 단순 연결 부품에서 능동적 논리 칩으로 바꾸는 '베이스 다이 능동화'에 무게를 둔 반면, SK하이닉스는 적층 수 증가에 따른 열과 휨 문제를 해결하는 고급 패키징·열 관리 기술에 집중했다.
이날 한상욱 삼성전자 연구원은 'HBM 베이스 다이: 첨단 로직 공정을 활용한 HBM 진화' 발표에서 베이스 다이(B-다이)의 3단계 진화 방안을 제시했다.
HBM은 상단 디램 코어 다이(C-다이)와 하단 베이스 다이로 구성된다. 기존 디램 공정으로 만들던 베이스 다이를 HBM4·HBM4E부터 4나노 로직 공정으로 전환했다. 전력 효율이 개선되고 남는 면적에 다양한 기능을 넣을 수 있게 됐다.
1단계에서는 기존 물리계층(PHY)을 첨단 로직 기반 다이투다이 인터페이스로 바꿔 면적을 줄이고, 메모리 컨트롤러를 베이스 다이로 옮긴다. 동시에 에스램 기반 셀 수리 기능을 넣어 여러 다이에 걸친 결함 수리를 가능하게 했다. 열 문제를 해결하기 위해 히트 패스 블록(HPB)을 도입, 피크 온도를 35% 이상 낮췄다.
2단계에서는 온도·전압·에이징 센서 등 시스템온칩급 신뢰성 기능과 온칩 자체 테스트 블록을 추가한다. 외부 메모리 직접 연결 인터페이스와 처리 요소를 넣어 데이터 전처리 연산을 맡기는 '어드밴스드 HBM' 개념도 제시했다.
3단계인 zHBM에서는 인터포저를 없애고 연산칩과 디램 스택을 수직으로 직접 적층하는 방안을 내놓았다. 웨이퍼온웨이퍼 본딩과 하이브리드 구리 본딩을 활용하면 입출력 경로가 짧아져 전력을 크게 줄일 수 있다. 삼성전자는 “베이스 다이가 단순 인터포저가 아닌 코프로세서로 진화하면서 AI 시스템의 메모리·로직 설계 방식이 바뀔 것”이라고 강조했다.
이재식 SK하이닉스 연구원은 '고대역폭메모리용 고급 패키징' 발표에서 16층 이상 적층을 위한 패키징 기술에 초점을 맞췄다. 현재 HBM은 관통실리콘비아(TSV)로 코어 다이를 베이스 다이에 연결하는 3차원 스택 구조로, 최대 16층까지 가능하다. 적층 수와 대역폭이 늘어날수록 열저항과 휨이 핵심 과제가 된다.
SK하이닉스는 이미 양산 중인 어드밴스드 MR-MUF 기술로 휨 제어와 미세 피치·좁은 갭 충전을 강화했다. 패키지 높이 775마이크로미터, 칩 두께 0.9배, 갭 높이 0.5배로 개선했다. 차세대 기술로는 하이브리드 본딩을 제시했다. 코어 다이를 24% 더 두껍게 만들고 TSV 피치를 18마이크로미터 미만으로 줄이며, 적층 수가 늘어나도 열저항을 35% 낮출 수 있다고 밝혔다.
앞서 지난 5월 공식 공개한 iHBM 기술도 언급됐다. iHBM은 다이투다이 물리계층 영역(열 집중 지점)에 고열전도·전기 절연성 냉각 소자를 넣어 전용 열 경로를 만드는 방식이다. 삼성전자의 HPB와 유사한 국소 핫스팟 완화 기술로, 열저항을 추가로 30% 가량 줄인다고 알려져 있다.
이 연구원은 “장기적으로 HBM을 가속기 위에 직접 적층하는 3차원 통합도 추진할 계획”이라며 “HBM4에서는 HBM3E 대비 열저항 14% 이상, 전력 효율 40% 이상 개선, 대역폭 2테라바이트/초 이상, 용량 최대 48기가바이트를 목표로 잡고 있다”고 설명했다.
이형두 기자 dudu@etnews.com
