10nm급 고난도 나노패터닝기술 적용 단전자트랜지스터 로직회로 개발

사진; (A)는 제작된 단전자 로직회로 전체, (B)는 로직회로 주요 핵심 셀 부분, (C)는 (B)의 동그라미부분을 확대한 모습. QD라 쓰인 부분이 양자점.

　전자 한 개로 논리신호를 처리할 수 있는 차세대 반도체의 핵심기술인 단전자트랜지스터(SET:Single Electron Transistor) 로직회로가 개발됐다.

　21세기 프런티어연구개발사업단인 테라급나노소자개발사업단(단장 이조원)의 최중범 교수팀(충북대)은 단전자 하나로 이어진 나노미터급 실리콘 단전자트랜지스터 로직회로를 웨이퍼에 온칩(On-Chip)화해 작동하는 데 성공했다고 12일 밝혔다.

　단전자 논리회로 제작기술은 회로 내 동일한 크기의 양자점을 형성시켜야 하고 형성된 양자점들의 위치도 정확하게 제어해야 하기 때문에 단전자 메모리기술보다 한 단계 높은 10㎚급 나노패터닝기술이 적용되는 매우 난해한 기술이다.

　이번 논리회로 완성은 일본 NTT에 이어 세계 두 번째지만 회로 내 트랜지스터 성분이 20㎚급 수평구조로 이뤄져 수직구조의 NTT에 비해 웨이퍼상 공정이 수월하며 단일전자 제어기능이 뛰어나다.

　지난 99년 단전자트랜지스터를 개발한 바 있는 최 교수팀은 이번 논리회로 개발의 성공으로 그동안 단위소자에 머물던 연구가 로직집적회로로 확장돼 본격적인 차세대 테라급 디지털전자공학에 응용될 수 있을 것으로 내다봤다.

　이번에 개발된 테라급 논리 회로기술은 한국이 특히 취약한 비메모리기술로 메모리와 결합해 시스템온칩(SoC) 등의 차세대 반도체 신기술에 적용됨으로써 다기능 초저전력 CPU 및 모바일 통신기기 등 새로운 나노소자시장을 창출할 수 있을 전망이다.

　이번 연구결과는 반도체 분야에서 국제적으로 가장 저명한 학술대회인 ICPS 국제반도체학술대회와 7월에 열린 ICSNN 국제나노구조소자학술대회에서 각각 발표됐다. 최 교수팀은 현재 이 기술과 관련해 국내 특허를 2건 출원했으며 1건의 해외특허를 출원 중이다.

　최중범 교수는 “이번에 개발된 논리회로는 30K에서 작동하지만 2010년께는 실온에서 작동할 수 있을 것”이라며 “테라(1조)비트급 고집적 실리콘 반도체 개발이 한층 앞당겨질 수 있을 것으로 기대된다”고 밝혔다.

　한편 단전자트랜지스터는 전자 한 개로 작동하는 트랜지스터로 고집적화가 가능할 뿐만 아니라 전자 1개만으로 데이터를 처리하므로 전력소비량을 현재 밀리와트에서 마이크로와트 수준으로 획기적으로 줄일 수 있어 차세대 반도체의 유력한 대안이 되고 있다.

　<권상희기자 shkwon@etnews.co.kr>