대만 TSMC, 트랜지스터 축소 기술 개발

　대만의 TSMC가 트랜지스터의 크기를 10분의 1로 줄일 수 있는 기술을 개발했다고 뉴스팩터가 보도했다.

　TSMC가 이번에 개발한 기술은 전계효과트랜지스터(FET)를 변형시킨 물고기 등지느러미 모양의 FinFET라는 새로운 트랜지스터 디자인으로 2차 게이트를 만들어내 과도한 전류누출과 과열문제 없이 트랜지스터의 게이트 크기를 줄일 수 있도록 해주는 것이다.

　일반적인 트랜지스터는 전류를 통과시키는 ‘소스’와 ‘드레인’, 전류의 흐름을 통제하는 ‘게이트’로 구성되는데 그동안 반도체 업계는 전류누출과 과열문제 때문에 게이트를 나노 규모로 축소시키는 데 어려움을 겪어왔다.

　TSMC의 관계자는 “이중 게이트는 전류를 효과적으로 제어하고 누출을 줄여주기 때문에 트랜지스터의 크기를 줄이는 반면 전기의 흐름은 증가시켜준다”고 설명했다.

　TSMC측은 현재 25㎚ 크기의 게이트로 FinFET를 만들었으며 시뮬레이션 결과 게이트의 길이를 9㎚만큼 줄일 수 있는 것으로 나타났다고 밝혔다.

　또 이 회사는 FinFET 기술을 이용하면 손톱만한 크기의 반도체에 슈퍼컴퓨터에 필적하는 성능을 직접할 수 있으며 이 기술이 CMOS 기술의 생명을 20년 정도 연장시켜줄 것이라고 기대했다.

　<황도연기자 dyhwang@etnews.co.kr>