제3회 반도체배치설계 공모전

　한국과학기술원(KAIST) 반도체설계자산연구센터(SIPAC·센터장 유회준 교수 http://www.sipac.org)와 특허청(http://www.kipo.go.kr)은 반도체 설계기술에 대한 연구개발 촉진 및 설계인력의 저변확대를 위해 제3회 반도체배치설계 공모전을 개최한다.

　공모전 참가 신청서 접수 마감은 오는 31일까지며 국내 중소기업·연구소·대학의 개인 또는 단체면 응모할 수 있다.

　수상자에게는 △수요기업 홍보 및 세미나 등에서의 발표기회 부여 △SIPAC의 설계자산 유통DB 등록, 카탈로그 제작 및 배포 등 기술거래 및 상업화 지원 △특허청에 납부하는 반도체배치설계권 설정등록비 전액지원 등의 혜택이 주어진다.

　문의 특허청 전기과 반도체배치설계진흥실 (042)481-5971, KAIST SIPAC (042)869-8932

　<대전=박희범기자 hbpark@etnews.co.kr>