TSMC·모토로라·TI 뒤이어 인텔·삼성전자도
메이저 반도체업체들이 초미세회로설계를 기반으로 한 0.10미크론(90나노미터) 이하 초미세 공정의 개발 및 조기 상용화를 적극 추진, 치열한 경쟁을 예고했다.
3일 관련업계에 따르면 TSMC·모토로라·텍사스인스트루먼츠(TI) 등이 조기 양산을 목표로 0.09미크론의 비메모리 반도체 공정을 한창 개발중인 데 이어 인텔은 이를 적용한 차세대 마이크로프로세서와 플래시메모리를 내년 하반기께 시생산할 계획이다. 또 삼성전자를 비롯한 메모리업체들도 0.10미크론 공정에 이어 0.09미크론 공정의 개발에 착수해 조기 상용화할 방침이다.
0.10미크론 이하 공정은 회로선폭을 초미세화한 설계를 통해 반도체의 크기를 줄이고 웨이퍼당 생산량을 늘릴 뿐만 아니라 기존 제품에 비해 고성능의 반도체를 만들 수 있다. 특히 이러한 초미세 공정의 개발은 주로 품목별 시장 점유율 1위 업체들이 주도해 시장에 이어 기술 우위를 통해 후발 경쟁사들의 추격을 뿌리치겠다는 의도로 풀이됐다.
인텔은 내년 하반기에 내놓을 새 펜티엄4 칩 ‘프레스코트’와 플래시메모리에 0.09미크론 공정을 우선 적용하고 2004년에는 서버 전용칩 ‘몬테시토’를 비롯, 대다수 제품에 이를 확대한다는 세부 계획을 IDF기간중 발표했다. 인텔은 이미 이 공정을 연구개발(R&D) 랩인 862를 통해 8인치 웨이퍼를 기반으로 프로토타입을 개발중이며 랩 1362에선 12인치 웨이퍼를 준비중이다.
TI 역시 DMOS6에서 90나노 공정을 적용한 디지털신호처리기(DSP)를 개발, 수율향상에 힘을 모으고 있다. TI는 1분기중 0.13미크론 공정 품질인증 작업을 거쳐 2분기중 양산에 들어가고 0.09미크론 공정을 개발해 내년 3분기중 품질인증 작업을 거쳐 조기에 양산라인에 적용할 방침이다.
세계 최대의 파운드리업체 대만 TSMC는 최근 양산을 시작한 0.13미크론의 300㎜ 웨이퍼 공장에 이어 90나노 공정으로 확대하기로 하고 기술 개발 및 투자를 진행중이다.
삼성전자는 지난해 메모리업체로는 처음 개발한 0.10미크론 공정을 올 하반기중 512M D램 양산라인에 적용하는 한편 개발에 착수한 0.09미크론 이하 공정도 내년중 개발, 2004년께 상용화할 방침이다.
이 회사는 특히 이러한 초미세 공정을 D램뿐만 아니라 S램과 시스템온칩(SoC) 양산라인에도 적용해 디지털기기가 통합하는 시대조류에 대응키로 했다.
업계 한 관계자는 “반도체업체들이 양산 투자에 앞서 초미세 공정 기술의 개발에 발빠르게 대응해왔으며 이르면 내년말 상용 제품이 나오면서 2004년께 대다수의 반도체 공정이 0.10미크론 이하로 교체될 것”이라고 말했다.
<샌프란시스코(미국)=정지연기자 jyjung@etnews.co.kr>
