IBM, 새 트랜지스터 기술 개발

　기존 트랜지스터와는 달리 게이트를 이중화시켜 성능은 높이고 전력 소모는 줄인 획기적인 트랜지스터 기술이 등장했다.

　C넷, 더레지스터 등 주요 외신에 따르면 IBM은 소스와 드레인 상부에 게이트가 위치한 일반 트랜지스터와는 달리 게이트가 집게처럼 소스와 드레인을 감싸도록 한 이중 게이트 트랜지스터 기술을 3일 미국 워싱턴에서 개최된 국제전자장비회합(IEDM)에 선보였다.

　IBM의 이중 게이트 트랜지스터는 2개의 게이트를 이용하기 때문에 트랜지스터를 통과하는 전류의 효율성을 배가시킬 수 있고 게이트를 통과하는 전기의 양이 적어 전력 소모가 적은 것이 특징이다. 특히 게이트를 비롯해 소스와 드레인을 모두 SOI(Silicon On Insulator)층에 접합시켜 효율이 뛰어나 ㎔급 반도체 제작에 적합하다.

　이와 관련, IBM의 비잔 다바리는 “이미 이중 게이트 트랜지스터 견본을 만들었다”며 “오는 2006년부터 본격적으로 칩에 구현할 것”이라고 밝혔다. 그는 또 “이중 게이트 트랜지스터 기술을 자사 칩에 적용하는 것은 물론 다른 파운드리 고객사에도 제공할 것”이라고 덧붙였다.

　한편 AMD도 IEDM에 향후 자사 ㎔ 칩에 구현할 0.015(15㎚) 트랜지스터의 프로토타입을 발표했다. AMD측은 현재 3.3㎔(3300㎓) 스위칭 기술을 확보했으며 앞으로 10년 정도 후면 현재 반도체 보다 10배 정도의 성능을 가진 반도체 생산이 가능할 것이라고 주장했다.

　인텔 역시 지난주 ㎔ 트랜지스터 기술을 발표한 데 이어 이번 IEDM에 이에 대한 자세한 사양을 공개할 예정이다.

　<황도연기자 dyhwang@etnews.co.kr>