밴티스, 톱다운 방식 PLD 설계 툴 출시

　프로그래머블로직디바이스(PLD) 공급업체인 밴티스는 VHDL(Very High Speed IC Hardware Description Language)을 이용한 톱다운 방식의 반도체 설계를 지원하는 자사 전용 설계 소프트웨어 「디자인디렉터 CPLD」를 개발, 다음달부터 국내에 공급한다고 11일 밝혔다.

　이번에 출시되는 소프트웨어는 최근 반도체 설계 분야에서 각광받고 있는 VHDL 및 베리로그(Verilog) 언어를 사용한 합성(Synthesis) 및 시뮬레이션 기능이 지원되며 멘토·케이던스·시놉시스 등의 일반적인 전자설계자동화(EDA)용 언어들과도 호환 가능하다.

　특히 기존의 게이트 레벨 설계 방식에서 탈피, 전체 시스템을 모듈별로 나눠 설계하는 톱다운 방식을 채택함으로써 반도체 설계 작업의 생산성을 높이고 제품 개발 소요 시간을 최소화했으며 마우스의 클릭만으로 모든 작업을 수행하는 푸시버튼 기능도 제공한다.

　또한 자체 성능 분석기를 탑재한 이 제품은 설계된 반도체 회로의 각종 기능 및 성능을 자동으로 분석, 그 결과치를 도표 형태로 표시해주며 시스템 속도에 대한 상세 정보도 제공한다.

　밴티스는 윈도95 및 98과 NT 운용체계에서 작동하는 PC용 제품을 다음달에 출시하고 솔라리스 및 유닉스 체제의 워크스테이션용 제품은 내년 상반기부터 본격 공급해 나갈 계획이다.

<주상돈 기자>