<시리즈> 최신 LSI 기술동향 (상);MPU

최첨단 대규모집적회로(LSI) 기술이 발표되는 세계 최대규모의 반도체국제회의인 「98국제고체회로회의(ISSCC98)」가 올해도 미국 샌프란시스코에서 열렸다.

「글로벌 커뮤니케이션」이란 주제로 진행된 올해 회의에서는 초고속통신 및 무선통신시스템 실현을 위한 고속화와 저전압 관련 연구 성과가 두드러졌으며, 실리콘 기술분야에서는 저가격화 실현의 기치를 내걸고 고속화의 벽을 넘으려는 시도와 저소비전력화를 위해 기능 블록별로 전압을 섬세하게 구분해 저전압화를 도모하는 노력 등이 눈에 띄었다.

올해로 45회를 맞이한 반도체 올림픽 ISSCC98에 발표된 첨단 기술을 통해 LSI기술의 현 주소와 향후 추세를 3회에 걸쳐 살펴본다.

<편집자 주>

올해 마이크로프로세서(MPU) 분야에서는 마침내 동작주파수가 1GHz를 넘는 첨단 제품이 선보였다.

MPU 분야의 가장 큰 관심거리는 역시 동작주파수. 지난 95년에는 미 디지털 이큅먼트(DEC)의 알파형 MPU가 3백MHz 동작을 기록했고, 96년에는 미국 IBM과 모토롤러가 공동개발한 파워PC의 4백33MHz 동작이 최대였다. 또 지난해에는 DEC가 6백MHz 동작의 알파칩을 발표했으며, 올해 드디어 최대 1.1GHz급의 MPU를 IBM이 내놓았다.

그러나 아쉬운 것은 과거 3년간 ISSCC에 출품된 그해 최고속 제품들이 상용화를 전제로 한 반면 올해 최고속인 IBM의 MPU는 단지 시제품에 불과하다는 점이다. 특히 이 제품은 MPU의 내부구조가 이미 90년에 주류를 이뤘던 구세대 구조를 채용하고 있어, 이대로 상품화될 가능성은 전무하다는 것이 전문가들의 평가다.

상용화를 전제로 발표된 MPU로는 한국 삼성전자, 미국 DEC, 일본 미쓰비시전기의 공동 작품인 6백67MHz급 알파칩을 들 수 있다. 내부전압은 +2.0V이며, 소비전력은 22W로 기존 압파칩에 비해 낮다. 0.22미크론급의 CMOS기술이 사용됐으며 트랜지스터 개수는 5백70개, 칩 면적은 약 1백 평방mm다.

한편 미 인텔은 올해 양산 예정인 86계 마이크로프로세서 「데슈츠」에 대해 발표했다. 인텔은 이미 지난 1월 3백33MHz급 데슈츠를 공식 공개했는데 이번 발표에서는 최대 4백50MHz까지 동작이 가능하다는 것을 증명했다. 데슈츠는 0.25미크론 CMOS기술로 제작되며 칩크기는 1백31평방mm로 작은 편이다. 내부 회로의 전압 범위는 +1.4V ~ +2.2V로, 노트북PC 탑재도 가능하다.

호환 MPU 업체인 어드밴스드 마이크로 디바이시스(AMD)도 19개 독자명령을 탑재한 86계 마이크로프로세서 「K6 3D MMX」 시제품을 내놓았다. 19개 명령은 인텔의 MMX 명령과 거의 비슷한 것으로 1개 명령으로 복수의 테이터를 동시에 처리하는 SIMD(싱글 인스트럭션스트림 멀티 데이터스트림)형을 채택하고 있다.

인텔의 MMX 명령이 정수 데이터를 처리하는 것에 반해 AMD의 독자명령은 부동소수점 데이터를 대상으로 한다. 또 한가지 AMD의 「K6 3D MMX」가 인텔의 기존 제품과 다른 점은 마이크로프로세스의 외부 버스가 1백MHz로 높아 주기억장치와의 데이터 교환 속도가 그 많큼 빠르는 점이다. 물론 인텔과 사이릭스도 외부버스 1백MHz급 MPU를 제품화한다는 계획을 갖고 있으나 출하시기는 AMD에 비해 한발 늦은 올해 중반으로 잡혀있다.

새로운 제조 프로세스를 채용해 동작주파수를 높이는 기술도 선보였다. IBM은 구리배선을 채용한 파워PC 아키텍쳐 32비트 마이크로프로세서 「파워PC 750」을 내놓았다. 배선층수는 6층으로 내부회로의 전압이 +10V의 경우 최대 동작주파수를 4백80MHz까지 실현했다. 0.12미크론급 미세가공기술을 채용해 6백40만개 트랜지스터를 집적하면서도 칩 면적을 40평방mm로 억제했다. IBM은 이와 동시에 기존 알루미늄 배선을 이용한 제품도 제시해 구리배선의 우위를 입증하는데 주력했다. IBM은 이미 지난 1월 구리배선 COMS 셀베이스 LSI의 양산 출하 계획을 발표해 놓은 상태이다.

일본 히타치제작소는 32비트 부동소수점 데이터의 매트릭스연산기를 탑재한 RISC형 32비트 마이크로프로세서 「SH-4」의 저소비전력화 방안을 공개했다. 히타치는 칩 전체의 소비전력을 줄이기 위해 우선 내부 회로의 전압을 +1.8V로 낮췄다. +3.3V를 공급하는 경우와 비교해 소비전력을 30% 절감할 수 있는 것으로 확인됐다. 다음으로는 캐시의 회로구성을 수정했는데 비트선 및 프리차지용 신호선의 일부분만을 구동시키는 방법으로 소비전력을 93mW로 억제했다. 설계 초기 단계에 알려진 소비전력은 2백50mW였다. 마지막으로 클록신호의 분배 방법을 바꿔 내부 버스와 주변회로를 CPU코어보다도 낮은 동작주파수로 작동시켰다. 이를 통해 칩 전체를 같은 주파수로 작동시키는 경우와 비교해 클록 배분에 필요한 소비전력을 23% 절감했다.

즉, CPU 코어용과 내부버스용 주변회로용의 3계통 클록주파수를 독립 설정함으로써 저소비전력화를 실현한 것이다. 히타치는 이같은 방안을 활용해 실제로 2백MHz 동작시의 소비전력을 1.2W로 억제한 시제품을 선보였다.

<심규호 기자>