시시스코리아 저작도구 발표

전자설계 CAD전문업체인 시시스코리아(대표 최세열)가 저항.회로단계에서 설계의 효율을 높일수 있는 저작도구를 발표한다.

시시스는이제까지 ASIC/IC설계시 게이트 수준에서 설계의 효율을 높일수있는 설계 지원툴에서 한걸음 나아가 트랜지스터.저항.회로단계에서까지 특성 분석.디버깅.최적화 등을 할수 있는 여러종류의 논리합성툴을 이달 30일 "제 2회 94 시시스 미니 DAC"에서 발표할 예정이다.

또한 이제까지 설계된 IC 등의 검증에 있어서 입력데이터를 중심으로 검증 및 디버깅작업을 한 것과는 다르게 결과 중심의 설계기법인 "핀즈 아웃"이라 는 새로운 설계기법에 대한 소개도 할 예정이다.