국내 공동 연구진이 차세대 메모리 소자인 '산화물 수직 채널 트랜지스터(VCT)' 결함은 줄이면서 성능·안정성은 크게 높인 '다층 층간 절연막 구조'를 개발했다. 반도체를 위로 쌓는 기존 3차원 반도체 구조의 약점은 해소하면서 성능은 극대화했다.
한국과학기술원(KAIST·총장 배충식)은 권지민 전기 및 전자공학부 교수팀이 울산과학기술원(UNIST)·연세대·한국화학연구원·서울과기대·서울대 등 국내 연구진과 이같은 성과를 거뒀다고 20일 밝혔다.
반도체를 작게 만드는 방식은 물리적 한계에 근접해, 최근에는 소자를 위로 쌓아 올려 집적하는 3차원 구조가 주목받는다. 이 가운데 수직 채널 트랜지스터(VCT)는 전류가 흐르는 길인 '채널'을 기존 수평 방향이 아닌 수직으로 만든 소자다.
특히 채널 소재로 산화물 반도체를 사용하면 전류가 새어나가는 현상을 크게 줄일 수 있어, 전력 소모가 적은 차세대 메모리 제작에 유리하다.
다만 해결해야 할 문제가 바로 '산소 공공'이다. 산화물 반도체에서 원래 산소 원자가 있어야 할 자리가 비어 있는 상태로, 이런 빈자리가 많아지면 소자가 안정적으로 작동하기 어려워진다. 그렇다고 산소를 많이 공급하면 전극이 산화돼 소자 성능을 떨어뜨릴 수 있다.
연구팀은 질화규소·이산화규소·질화규소로 구성된 새로운 다층 층간 절연막을 개발했다. 층간 절연막은 반도체 내 여러 소자와 배선 사이를 분리하는 막이다. 연구팀은 이 절연막을 전기 차단 용도로 사용하는 데서 한 발 더 나아가, 산소 이동까지 조절하는'산소 터널'로 활용했다.
그 결과 산화물 반도체 내 빈 산소 자리를 안정적으로 채우면서도 전극의 불필요한 산화를 동시에 억제할 수 있었다. 이로써 연구팀은 VCT 분야에서 세계 최고 수준의 전류 흐름과 데이터 유지 시간을 달성했다.
내구성도 확인했다. 1000만회 이상 가혹한 동작에도 문턱전압(트랜지스터가 켜지기 시작하는 기준 전압) 변화는 50㎷ 이하였다. 반복 동작에도 소자 특성이 크게 흔들리지 않았다.
권지민 교수는 “이번 기술은 AI 연산 속도를 높이면서 전력 소모는 줄이는 차세대 메모리 반도체 개발을 앞당길 것으로 기대한다”고 말했다.
연구 결과는 '어드밴스드 펑셔널 머티리얼즈'에 5월 20일 게재됐으며, 표지 논문으로 선정됐다.
김영준 기자 kyj85@etnews.com
