삼성, HBM 탑재 수 늘려 '고도화'
3.5차원 패키징 차세대 시장 선점
SK “하이브리드 본딩 수율 확보”
2025년 양산 고성능·저전력 구현
삼성전자와 SK하이닉스가 반도체 미세화의 한계를 뛰어넘는 차세대 패키징 기술에 승부수를 던졌다. 삼성전자는 고대역폭 메모리(HBM)를 8개까지 탑재하는 패키징 기술 개발을 눈앞에 뒀다. 첨단 패키징 기술인 2.5차원(2.5D)과 3차원(3D) 패키징 기술을 융합한 3.5차원(3.5D) 패키징 양산도 임박했다. SK하이닉스는 2025년께 패키징 간격을 최소화, 성능을 극대화할 수 있는 '하이브리드 본딩'을 양산할 방침이다.
전자신문사와 한국반도체연구조합, 차세대지능형반도체사업단, 한국PCB&반도체패키징산업협회 공동 주최로 7일 개최된 '반도체 패키징데이 2022'에서 오경석 삼성전자 TSP 총괄 패키지 설계팀장(부사장)은 “HBM을 2개, 4개를 탑재한 패키징을 양산한 데 이어 HBM을 8개 적용하는 패키징 기술을 곧 완료할 예정”이라고 밝혔다.
HBM은 D램을 쌓아 데이터 처리 속도를 획기적으로 개선한 메모리다. 메모리 적층 난도가 높아 차세대 패키징 기술로 꼽힌다. 삼성전자는 지난해 4개의 HBM을 하나의 패키징으로 구현한 '아이큐브'를 개발했다. 지난해 말에는 HBM을 6개 탑재한 '에이치큐브' 기술도 확보했다. 삼성전자는 HBM 탑재 수를 늘려 메모리 성능을 고도화한다. HBM 패키징 수요가 높은 고성능컴퓨팅(HPC)과 인공지능(AI) 시장 공략 속도를 높일 예정이다.
삼성전자는 차세대 기술인 3.5D 패키징도 준비한다. 오 부사장은 “2.5D 패키지와 3D 패키지를 융합한 3.5D 패키징도 개발 중”이라고 밝혔다. 2.5D 패키징은 실리콘관통전극(TSV)으로 칩과 칩을 수직 연결하는 기술이다. 수평 배치된 칩은 실리콘 인터포저로 연결한다. 삼성전자 에이치큐브가 대표적인 2.5D 패키징이다. 삼성전자가 양산을 앞둔 3.5D 패키징은 2.5D 기술에 웨이퍼 상태에서 칩을 여러 개 쌓는 3D 패키징을 융합했다. 삼성전자가 3.5D 패키징 양산에 들어가면 차세대 패키징 시장 주도권을 선점할 수 있을 것으로 전망된다.
SK하이닉스는 차세대 패키징 핵심 기술인 '하이브리드 본딩'을 이르면 2025년에 양산한다. 하이브리드 본딩은 칩과 웨이퍼를 구리와 구리 직접 연결로 배선 길이를 최소화한다. 시스템 성능을 향상시키고 전력 효율을 높일 수 있어 미래 3D 패키징 핵심 기술로 급부상했다. 후공정보다 전공정 팹에서 적용할 수 있기 때문에 뛰어난 반도체 제조 기술이 요구된다. 문기일 SK하이닉스 PKG 기술개발담당(부사장)은 “SK하이닉스에서도 (하이브리드 본딩 관련) 기술 개발에 집중하고 있고, 실제로 의미있는 수율을 확보한 상황”이라면서 “2025~2026년에는 상용화할 것”이라고 밝혔다.
국내 대표 반도체 제조사가 차세대 패키징 기술 개발에 속도를 높이는 건 반도체 회로 미세화에 한계가 있기 때문이다. 회로 선폭이 줄어드는 속도가 늦어지고 비약적인 반도체 성능 개선도 더딘 상황에서 패키징으로 반도체 공정 한계를 돌파하겠다는 의지다. TSMC와 인텔 등 경쟁사도 차세대 패키징 기술에 집중 투자하는 만큼 기술 개발 속도를 높여 경쟁 우위를 차지하려는 포석이다.
국내 언론 최초로 개최한 반도체 후공정 전문 콘퍼런스 '반도체 패키징 데이'는 삼성전자와 SK하이닉스 외 SFA반도체, 하나마이크론, 네패스, ISC, 차세대지능형반도체사업단에서 참여해 미래 패키징 기술 인사이트를 공유했다. 300여명이 콘퍼런스에 등록, 패키징 기술과 산업 변화 주제에 뜨거운 관심을 보였다.
권동준기자 djkwon@etnews.com
