DDR5, 정보 처리 속도 2배 이상 향상
더블스택 기술로 초고적층 낸드 구현
EUV 공정 도입 등 생산성 확보 착수
PR 등 소재부품 투입 2~3배 증가 전망
관련 통계자료 다운로드 세계 낸드 시장 매출 전망세계 D램 시장 매출 전망D램 규격별 점유율 전망 # 메모리 반도체 업계에 지각 변동이 시작됐다. 초고속 D램 규격이 새로 제정되고 기존 적층 수를 훌쩍 뛰어넘는 초고용량 낸드플래시가 등장하면서 단어 그대로 '차세대' 메모리 시대가 도래하고 있다.
D램 분야에서는 최근 D램 제조 규격 'DDR5'가 새롭게 제정됐다. DDR5는 정보 처리 속도가 기존 DDR4보다 2배 이상 빠르다. 전력 효율까지 개선돼 인공지능(AI), 자율주행 등 4차 산업 시장에서 사용된 기존 규격 제품을 빠르게 대체할 것으로 기대된다.
낸드플래시는 기존 최고층이었던 128단을 훌쩍 뛰어넘는 170단 이상의 낸드플래시 메모리가 등장했다. 층수가 늘어난 만큼 저장 공간이 크게 증가해 초대용량 스토리지 시대를 이끌 전망이다.
차세대 메모리는 누가 빠르게 기술을 개발하고 출시하느냐의 싸움뿐 아니라 양산능력과 경제성이 중요하다. 세계 반도체 업계에 제조 공정 변화를 촉발할 전망이다.
◇최대 2.6배 더 빨리 정보처리…'DDR5'가 온다
지난달 SK하이닉스는 세계에서 처음으로 DDR5 D램을 출시하며 DDR5 시대 개막을 알렸다. D램 1위 업체 삼성전자도 내년 DDR5 제품 출시를 공언하는 등 관련 D램 제품이 2021년부터 쏟아질 전망이다.
국제반도체표준협의기구(JEDEC)은 기술이 발전할 때마다 IT 기기 속 부품과 D램이 매끄럽게 호환할 수 있도록 DDR 규격을 새롭게 정한다. DDR5는 2012년 DDR4 규격 지정 이후 8년 만에 나온 신규 D램 규격이다.
DDR5와 직전 규격 DDR4 D램은 큰 기술적 차이를 보인다. 전압이 낮아 소모 전력이 30% 줄어든다. 보안 기능과 안정성도 늘어난다. 오류정정 컨트롤러(ECC)가 칩 속에 내장된다. 또 외장 ECC는 기존 1개에서 2개로 늘어나 안정성이 크게 향상될 전망이다.
두 규격의 가장 큰 차이는 속도다. DDR5가 정보를 처리하는 주파수 속도 범위는 3200~6400Mbps다. DDR4 D램 최고 속도가 3200Mbps인 점을 고려하면 정보 처리가 2배 빨라지는 것이다.
SK하이닉스가 처음 출시한 5600Mbps DDR5 D램은 풀HD 영화 약 9편을 단 1초 만에 옮길 수 있다.
기존보다 정보 처리 속도가 확연히 빨라진 이유는 D램 설계가 속도 개선에 최적화됐기 때문이다.
대표적으로 D램 내 기억장치 슬롯인 '메모리 뱅크' 개수가 2배 늘었다. D램으로 밀려드는 정보를 각 뱅크로 분산하면서 정보를 더 빠르게 처리하는 것이다.
단, 성능이 향상되면서 DDR5 D램은 기존보다 칩 크기가 커지는 것을 피할 수 없다. 뱅크 수 증가, ECC 내재화 등으로 같은 조건의 DDR4 제품보다 최대 1.5배 늘어날 수밖에 없다는 게 업계 분석이다.
이는 동일한 크기 웨이퍼에서 생산할 수 있는 칩 개수가 줄어든다는 의미로, 반도체 제조사 입장에서는 생산성이 떨어진다.
때문에 반도체 칩의 크기를 줄이기 위한 새로운 제조 방법들, 즉 공정 변화가 필요하다.
대표적으로 DDR5 시대에는 극자외선(EUV) 기술이 적극 도입될 것으로 예상된다. EUV는 파장의 길이가 13.5나노미터(㎚·10억분의 1m)로 짧은 광원이다. 기존 노광 공정에 사용하던 불화아르곤(ArF) 광원 파장의 10분의 1 수준이다. 따라서 얇고 세밀한 회로 패턴을 구현할 수 있다.
삼성전자와 SK하이닉스는 차세대 D램에 EUV 공정을 본격 적용, 공정 수와 칩 사이즈는 줄이면서 집적도는 늘릴 계획이다.
업계 관계자는 “DDR5, LPDDR5 등 신 D램 제품 칩 크기가 2020년 이후 성장함에 따라 칩 크기를 줄이기 위해 EUV 공정이 더 필요한 상황”이라며 “EUV 공정은 기존 공정 대비 마스크와 레이어 총 수를 20% 감소시켜 D램 생산 공정을 현재보다 단순화할 수 있을 것으로 기대된다”고 전했다.
DDR5 D램 전환은 내년부터 본격화될 전망이다. 시장조사기관 옴디아는 5G와 인공지능(AI), 데이터센터 시장 성장세로 DDR5 점유율이 2022년에는 전체 D램 시장의 10%, 2024년에는 43%까지 증가를 예측했다.
◇초고층으로 쌓아라…170단 이상 '더블 스택' 낸드플래시
최근 미국 마이크론 테크놀로지는 176단 초고층 낸드플래시 양산을 깜짝 발표해 화제를 모았다.
기존 최고 성능이던 128단 낸드플래시보다 50층 가까이 높게 쌓은 170단 이상 고용량 낸드를 세계 최초로 상용화했다.
낸드플래시는 정보를 저장하는 공간을 아파트처럼 세로로 올려서 만드는 저장 장치다.
단수가 높을수록 저장 공간도 늘어나지만, 칩 사이즈를 줄이면서 높은 층수를 쌓는 것이 핵심이자 기술력이다.
마이크론의 제품 출시를 시작으로, 차세대 낸드플래시 제품은 170단 이상 칩이 대세로 자리 잡을 것으로 보인다.
낸드 1위 업체 삼성전자는 내년 출시를 목표로 7세대 V낸드를 170단 이상으로 개발하고 있는 것으로 알려졌다. SK하이닉스도 차세대 176단 4D 낸드를 개발 중이다.
낸드플래시 적층 수가 200단 가까이로 진입하면서, 칩 제조사들은 얼마나 많은 단수를 경쟁력 있게 쌓아 올리느냐가 최대 과제로 떠오르고 있다. 불량 없는 양품을 많이 만들어내는 것이 곧 수익성과 직결되기 때문이다.
낸드플래시 제조의 가장 고난도 공정으로 꼽히는 작업은 '채널 홀' 공정이다. 적층된 저장 공간에 층 간 전기적 연결을 돕는 '채널 홀'을 뚫는 작업이다.
그러나 100단 이상 초고층 낸드플래시는 한 번에 모든 층을 관통하는 싱글스택 기술 구현이 상당히 어려워졌다.
대안으로 떠오른 기술이 두 번에 나눠 구멍을 뚫은 후 결합하는 더블스택이다. 마이크론은 이번 낸드 제품에서 88단씩 채널 홀을 뚫고, 176단 낸드플래시로 결합했다. SK하이닉스는 4세대(72단) 낸드플래시부터 36단씩 채널 홀을 뚫어 이어붙이는 더블스택 방식을 사용해왔다.
삼성전자는 최근 6세대(128단) V낸드 플래시까지 싱글스택 기술을 구현해 낸드 1위 업체의 면모를 보였다. 그러나 다음 세대 제품에서는 더블스택 기술로 고도화한 채널홀 공정에 대응하기로 결정했다.
더블스택은 생산성 저하가 치명적인 단점이다. 싱글스택에 비해 제조 시간과 물리적 비용이 20~30%나 늘어나 생산 효율성이 크게 저하된다.
따라서 앞으로 낸드플래시 제조사들이 생산 비용을 줄이기 위해 어떤 기술을 구현할 지가 업계 관심사이자 경쟁 요소다.
반도체 업계 관계자는 “삼성전자의 경우 기존 낸드 제조사들이 써오던 방식과 달리 싱글스택을 활용해 최대한 층수를 쌓아올리고, 남은 층을 결합하는 방식으로 비용을 최소화할 것으로 안다”고 전했다.
반면에 더블 스택 기술로 수혜를 보는 기업들도 있다. 공정 수와 제조 시간 증가로 낸드 제조에 필요한 각종 소재·부품·장비를 지원하는 협력사들에게는 기회가 될 것으로 보인다.
한 반도체 업계 전문가는 “더블스택 기술이 본격화하면 낸드플래시 제조에 쓰이는 포토 레지스트 등 각종 소재, 부품들이 기존보다 2~3배 물량이 증가할 것으로 예상된다”고 전했다.
강해령기자 kang@etnews.com
