SK하이닉스, 2세대 10나노급 D램 개발...생산성·속도·전력효율 개선

Photo Image
SK하이닉스가 개발한 2세대 10나노급(1y) DDR4 D램<사진 SK하이닉스>

SK하이닉스가 2세대 10나노급(1y) 공정을 적용한 D램을 개발했다. 신기술을 도입해 기존 제품보다 생산성, 속도를 높이고 전력 소모는 줄였다.

SK하이닉스는 12일 2세대 10나노급 미세공정을 적용한 8기가비트(Gb) DDR4 D램을 개발했다고 밝혔다. 2세대 제품은 1세대 10나노급(1x) 대비 생산성이 약 20% 향상됐다. 전력 소비도 15% 이상 줄어 업계 최고 수준 전력 효율을 갖췄다. 데이터 전송 속도도 DDR4 규격이 지원하는 최고 속도인 3200Mbps까지 안정적으로 구현할 수 있다.

SK하이닉스는 데이터 전송 속도 향상을 위해 '4페이즈 클로킹(Phase Clocking)' 설계 기술을 적용했다. 이는 데이터 전송 시 주고 받는 클록 신호를 이전보다 두 배로 늘려 제품 작동 속도와 안정성을 향상시킨 기술이다. 이전에는 신호를 2등분했지만 이 기술은 4등분해 사용한다. 고속도로 톨게이트 요금 정산소를 늘려 차량 통행을 원활히 하는 것에 비유할 수 있다.

SK하이닉스는 전력소비를 줄이고 데이터 오류발생 가능성을 낮추기 위해 독자 개발한 '센스 앰프(Sense Amp) 제어 기술'도 도입했다.

이 기술은 D램 셀에 작은 전하 형태로 저장된 데이터를 감지하고 증폭시켜 외부로 전달하는 '센스 앰프' 성능을 강화한다. D램에서는 센스 앰프 역할이 중요하다. 공정이 미세화될수록 트랜지스터 크기가 줄어 데이터 감지 오류가 발생할 가능성이 높아지기 때문이다. SK하이닉스는 이 문제를 극복하기 위해 트랜지스터 구조를 개선해 오류 발생 가능성을 낮췄다.

데이터 증폭·전달 기능을 하는 회로에 전력 소모가 낮은 내부 전원도 추가했다. 전력을 작동에 필요한 만큼 공급하게 돼 불필요한 전력 사용을 방지했다.

SK하이닉스는 PC와 서버 시장을 시작으로 모바일 등 다양한 응용처에 2세대 10나노급 미세공정 기술을 확대 적용한다.

김석 SK하이닉스 D램 마케팅담당 상무는 “이번에 개발을 마친 2세대 10나노급 DDR4는 고객이 요구하는 성능과 용량을 모두 갖춘 제품”이라면서 “내년 1분기부터 공급에 나서 시장 수요에 적극 대응할 것”이라고 말했다.


오대석기자 ods@etnews.com


브랜드 뉴스룸