세계 1위 반도체 위탁생산(파운드리) 기업 TSMC가 외부 전문기업에 맡기는 후공정 패키징 과정을 직접 내부 팹에서 진행할 전망이다. 3차원 실리콘관통전극(TSV) 기술 난이도가 높아져 직접 TSV 패키징을 진행해 수율과 수익성을 동시에 높이기 위한 포석이다. 패키징 전문 기업 내년도 실적이 비상이다.
TSMC는 그동안 외부 전문기업에 맡겨온 패키징 서비스를 직접 추진키로 결정하고 최근 별도 팀을 꾸렸다. TSMC는 시스템반도체 기업에서 턴키로 칩 생산을 맡고 패키징과 테스트는 별도 외부 전문기업에 맡기는 형태로 파운드리에만 집중했다. 수년간 패키징 기술을 내재화해 내부 팹에서 직접 서비스를 제공하는 방안을 추진했으며 최근 직접 패키징 서비스를 제공키로 확정했다.
TSMC가 패키징 내재화를 추진하는 결정적 이유는 웨이퍼 단에서 패키지를 구현하게 되면서 전공정과 후공정 간 경계가 모호해졌기 때문이다. 3차원 TSV 패키징 기술이 등장하는 등 기술 난이도가 높아지면서 지속적으로 패키징 원가가 상승한 것도 주효하다. 직접 패키징 서비스를 제공, 수율과 수익성을 동시에 높인다는 전략이다.
반도체 패키지 기술은 전체 패키지 크기가 작으면서도 성능이 우수한 형태로 발전하고 있다. 여러 칩을 단일 패키지 안에서 구현해야 하고 칩을 적층하는 기술까지 등장하면서 고집적 소형 패키지 기술 필요성이 높아졌다.
과거엔 칩 크기·두께와 패키지 후 칩 크기를 동일한 수준으로 구현하는 칩스케일패키지(CSP) 기술을 구현하는 게 중요했다. 이후 칩 적층 기술이 확산하면서 칩과 패키지 기판을 금속 와이어로 연결하는 와이어본딩 방식 대신 솔더 범프를 이용해 칩과 패키지 기판을 붙이는 플립칩패키지(FP)도 확산됐다. 칩을 적층하면서도 얇은 두께를 구현하는 게 숙제다.
웨이퍼 상태에서 패키지를 구현하는 웨이퍼레벨칩스케일패키지(WLCSP)가 일반화되면서 칩 제조 공정과 후공정 간 경계선이 점차 사라졌다. TSV 패키지 기술 난이도가 높아지고 후공정 원가가 상승하면서 전공정과 후공정 간 영역을 넘나드는 기술을 확보하는 게 중요해졌다.
3D 시스템온칩(SoC), 3D 시스템인패키지(SiP), 3D 웨이퍼레벨패키지(WLP) 등 3D 칩 제조 단계에서 전공정과 후공정으로 나뉘던 기존 영역이 점차 하나로 통합되는 추세다. 각 칩 단이 아닌 시스템 단에서 패키징을 진행해 효율을 꾀하는 것이다.
TSV 기술은 다양한 시스템반도체 분야에서 관심을 보이는 적층 기술이다. 삼성전자가 D램에, SK하이닉스가 초고속메모리(HBM)에 적용하며 포문을 열었다. 세계적 비메모리 기업이 TSV 기술을 자사 칩에 적용하기 위해 연구 중이다. TSMC는 메모리에 이어 시스템반도체 분야에 TSV 도입이 활발해질 것으로 보고 자체 패키징 서비스를 결정했다.
TSMC에서 물량을 공급받는 패키징 기업은 비상이 걸렸다. ASE, 앰코, 스필, 스태츠칩팩ASE 등 세계적 패키징 기업은 내년도 장비 투자를 대폭 줄이고 변화하는 시장 움직임을 예의주시하고 있다.
후공정 장비기업은 영업 노선을 바꿔 TSMC에 직접 장비를 공급하기 위한 준비에 착수했다. TSMC 전략 변화로 패키징 기업이 전반적인 투자를 축소한 분위기여서 내년도 실적을 걱정해야 하는 상황이다.
김구성 강남대 교수는 “TSMC 물량이 빠지더라도 세계적인 반도체설계(팹리스) 기업에서 새로운 물량이 나와야 하는데 현재로서는 이렇다 할 기술 변화 등이 없어 물량이 증가하는 모멘텀이 없고 주요 팹리스의 실적마저 좋지 않은 상황”이라며 “최근 ASE가 스필 지분 인수를 시도한 것처럼 반도체 후공정 기업 간 인수합병으로 덩치를 키워 경쟁력을 높이려는 시도가 이어질 것”이라고 내다봤다.
패키징 기업 한 관계자는 “결국 기술 차별화와 원가 경쟁력으로 승부를 낼 수밖에 없는 상황”이라며 “TSMC가 추진하려는 기술방식보다 더 수율이 높고 가격이 저렴한 방식을 개발하는 게 숙제”라고 말했다.
배옥진기자 withok@etnews.com
