하이닉스, 2단 적층 웨이퍼 레벨 패키지 개발

하이닉스반도체(대표 김종갑)는 7일 세계 최초로 관통전극(TSV·Through Silicon Via) 기술을 활용해 웨이퍼 레벨 패키지(WLP·Wafer Level Package)를 2단으로 적층하는 기술을 개발했다고 밝혔다.

웨이퍼 레벨 패키지란 웨이퍼 가공 후 하나씩 칩을 잘라내 패키징하던 기존 방식과 달리, 웨이퍼 상태에서 한번에 패키지 공정 및 테스트를 진행한 후 칩을 절단하여 간단히 완제품을 만들어 내는 기술이다. 이 방식은 패키지 비용이 절감되는 장점이 있지만 회로가 있는 칩의 윗 부분이 PCB에 맣닿게 되면서 칩을 적층하지 못하는 구조적 단점이 있다.

이번에 개발된 기술은 웨이퍼 위에 웨이퍼를 쌓고 관통전극 기술을 적용해 칩을 2단으로 적층한 것이다. 관통전극 기술이란 웨이퍼에 직접 구멍을 뚫어 전극을 형성하는 기술로 이곳을 통해 신호를 전달한다. 이 기술을 이용하면 패키지 크기와 두께를 줄여 비용을 절감하는 효과가 날 것으로 기대된다.

변광유 패키지 개발 그룹장(상무)은 “이번 개발은 웨이퍼 레벨 패키지와 관통전극 기술의 장점만을 취한 패키지 형태”라면서, “향후 4단, 8단 이상의 적층까지 개발할 것”이라고 밝혔다.

하이닉스는 지난 2008년 세계 최초로 ‘웨이퍼 레벨 패키지’를 적용한 초소형 서버용 모듈 개발에 이어 이번 적층 기술 개발로 웨이퍼 레벨 패키지 및 TSV 등 차세대 고성능 패키지 시장을 선도한다는 계획이다. 웨이퍼레벨 패키지는 2000년대 중반 활발히 개발됐으나 여전히 수율 측면이 낮아 상용화에는 이르지 못하고 있다.

유형준기자 hjyoo@etnews.co.kr