반도체 패키지 `TSV` 공법 뜬다

　메모리 반도체 분야에서 3차원 패키지 공법인 ‘TSV(Through Silicon Via)’ 기술 상용화가 임박했다. 특히 반도체 전공정이 아닌 후공정의 300㎜ 웨이퍼 패키지 생산 라인에서 ‘TSV’를 접목한 제품이 양산·공급되는 등 연내 ‘TSV’ 공법 양산 가능성이 높아지고 있다.

‘TSV’란 웨이퍼에 관통 전극을 형성, 칩을 적층하는 기술로 패드와 단자 간 와이어 연결을 위한 공간등 불필요한 크기를 줄이고 고성능·저전력 등의 특징이 있어 업체들이 성능향상을 위해 공법 상용화에 앞다퉈 나서고 있다.　

1일 업계에 따르면 삼성전자·하이닉스반도체·앰코테크놀로지 등 반도체 소자·패키지 기업들은 하반기께 양산 기술 확보를 목표로 TSV 공법 사업화를 잇따라 추진하고 있다.

특히 이들 업체는 공동 개발 협력 내지는 독자 연구 형태로 메모리 반도체 생산라인의 TSV 접목 연구를 수 년간 진행, 내년 이후 TSV공법의 일부 D램·낸드 제품을 생산키로 하는 등 향후 고속 성장이 예상되는 TSV 공법의 수요를 선점할 것으로 기대된다. 세트의 소형화·고성능화·저전력화로 TSV 기술이 주목받고 있기 때문이다.

앰코테크놀로지는 최근 세계 최초로 후공정 패키지 라인에 TSV 공법을 적용, 글로벌 반도체 소자 업체 A에 공급하는 데 성공했다. 앰코 관계자는 “후공정에서 TSV 공법 양산화에 성공함으로써 소자 업체가 TSV를 활용한 웨이퍼를 패키지 업체에 공급하면 TSV 사업화를 이룰 수 있다”며 “국내 소자 업체의 TSV 양산 기술 검증 시점은 3분기 쯤 될 것”으로 전망했다.

하이닉스반도체는 연내 목표로 메모리 라인에 TSV 공법 적용을 위한 양산 기술 개발을 진행하고 있다. 이 회사는 웨이퍼에 구멍을 뚫어 관통 전극을 형성하는 에처 장비를 작년에 도입, 8층의 고밀도 16Gb 낸드 메모리 시제품를 개발하고 있다. TSV 공법의 D램도 개발중이다.

삼성전자도 TSV를 적용한 D램 시제품을 개발한 가운데 양산 기술 확보에 힘을 쏟고 있다. 삼성전자 측은 “현재 기술 개발을 진행하고 있어 일부 메모리 제품에 대한 TSV 공법의 사업화 시점은 2010년께 가능할 것으로 판단된다”고 밝혀, 국내 업체들이 TSV공법 사업화에 매진하고 있음을 시사했다.

안수민기자 smahn@etnews.co.kr