최근 512Mb DDR2 D램(64M×8 667㎒)의 가격이 지난해 1월 6달러 수준에서 최근 평균가 0.69달러까지 떨어져 거의 10분의 1이 됐다. 메모리 반도체의 가격은 지속적으로 하락하고 있으며, 결과적으로 메모리를 기반으로 하고 있는 세계 반도체 업계는 영업이익률 하락과 함께 큰 위기를 맞고 있다.
반도체 기술의 발전과정을 상징하는 이론이 바로 ‘무어의 법칙’이지만 최근 반도체 공정 기술은 30나노급 공정에 근접하면서 기술 발전의 한계에 봉착했다는 진단도 나온다. 신호선의 간격이 좁아져서 생기는 리소그라피를 포함한 제조기술 문제, 전기적 절연 문제, 신호지연 시간 증가 문제, 그리고 신호간섭 등의 문제가 그 원인이 되고 있다. 더욱이 반도체 제조업체의 발표에 따르면 공정기술의 발전으로 미세공정 크기를 더욱 낮추어 집적도를 향상시키더라도 수율 측면에서 생산 가격(비트당 생산 비용)이 더 이상 낮아지지 않을 수 있다는 분석도 있다.
이러한 현재 반도체 산업이 갖고 있는 기술과 생산성의 난관을 타개하기 위해 새롭게 제시되고 있는 기술이 바로 3D IC기술이다.
현재의 반도체는 공정 및 설계 과정이 기본적으로 2차원 구조를 기반으로 하고 있는데 이를 3차원 구조로 전환함으로써 반도체의 집적도를 지속적으로 향상하고, 30나노급 공정 개발과 시설 투자에 따르는 부담을 줄여, 반도체 산업의 경쟁력을 유지하자는 것이 3D IC의 핵심 동기다.
3D IC 구조에서는 기존의 2D IC를 머리카락보다 얇은 수십㎛ 두께로 만들고, 박막형인 2D IC 수십개의 반도체를 적층하면서 IC의 집적도를 비례적으로 높인다. 30나노급의 기술 개발과 투자의 부담을 줄이면서 동시에 집적도를 계속 높이자는 것이 중심 아이디어다.
앞으로 미래 시스템IC는 연결선의 수가 10만개 이상이 될 것이라는 예측도 있다. 지금의 대표적 2D 반도체의 연결선 수가 1000개 내외라고 볼 때, 3D IC가 갖는 효과는 상당하다.
3D IC는 반도체를 3차원화해 프로세서, 메모리, 아날로그, 고주파, 센서, 전력 반도체를 1개의 반도체에 집적화할 수 있고 이를 기반으로 1개의 반도체가 완전한 시스템으로 작동하도록 설계한다.
이것이 진정한 융합 시스템이며 그 결과로 성능향상, 제조비용 절감 등의 다각적인 효과를 얻으려는 것이다. 이러한 노력이 현실화된다면 아마도 무어의 법칙을 능가하는 새로운 반도체 기술 발전 모델이 나타날 것이다.
삼성전자와 하이닉스, KAIST를 비롯해 해외에서는 30여개의 기관에서 공정기술을 중심으로 3D IC 기술을 개발하고 있다. 그러나 이러한 3D IC 기술에 연구가 대부분 공정기술과 그에 관련한 장비기술에 치중돼 있다. 진정한 경쟁력 있는 3D IC 기술을 구현하기 위해서는 IC 설계 기술 자체가 3D IC에 전환돼야 한다. 다시 말해 3D IC 구조에 맞는 IC 회로 설계, 배선, 아키텍처, 버스, 클로킹, 입출력 신호, CAD 기술에 대한 투자와 성과가 따라야 한다. 이점이 아쉽다. 아울러 IC 설계자도 새로운 패러다임에 맞는 발상의 전환과 노력이 절실하다. 김정호 KAIST 전기 및 전자공학과 교수 joungho@ee.kaist.ac.kr
