`WLP·3DP`기술이 반도체산업 지형바꾼다

‘웨이퍼레벨패키징(WLP)·3차원패키징(3DP)’ 기술이 반도체산업 지형을 바꾸고 있다.

　WLP·3DP는 웨이퍼를 생산하는 전공정과 이를 절단해 패키징하는 후공정으로 분화된 구조가 굳어진 반도체 생산공정을 다시 통합시키고 있다. 더욱이 이 기술은 현존 기술로는 한계를 보이고 있는 미세공정화·대용량화·시스템 온 칩(SoC)화에 돌파구를 제공하면서 반도체산업의 지형까지 뒤흔들 것으로 주목받고 있다.

　WLP기술은 컴파운더가 아닌 절연체를 활용해 웨이퍼 상태에서 반도체를 패키징하는 방식이어서 대용량화·초소형화가 가능하고 소비전력도 대폭 줄일 수 있다. 관통전극형 3D 패키지 기술은 웨이퍼를 수직으로 관통하는 구멍을 뚫어 이를 이용해 와이어본딩 없이 복수의 칩을 연결해 하나로 패키징하는 기술이다.

　◇후공정 유턴한다=삼성전자는 지난해 세계 최초로 WLP 기술과 관통전극형(through silicon via) 3D 패키지 기술을 적용한 8단 적층 낸드플래시 복합칩을 후공정 공장인 온양공장이 아닌 전공정 기흥공장에서 양산한다. 삼성전자는 현재 월 8000∼1만장 규모의 WLP 라인을 운영하면서 시장을 주도하고 있다. 하이닉스반도체도 월 약 1000장의 WLP 시제품 생산라인을 구축해 놓고 추가 증설을 계획하고 있는 것으로 알려졌다. 앰코는 한국거점인 앰코코리아에 WLP R&D 및 생산거점을 설치함으로써 고부가가치 WLP는 한국에서, 저부가가치 패키징은 동남아 등지에서 추진하는 방안을 검토하고 있다. 엘피다·소니·르네사스·세이코엡슨 등 일본업체들의 공세도 거세지고 있다.

　◇미세공정과 주도권 겨룬다 =WLP·3D패키지기술은 미세회로기술에만 의존해온 반도체 대용량 및 회로복합화(SoC)화 추세에 새로운 전환점이 되고 있다. 미세회로기술이 평면인 횡의 기술이었다면 WLP·3DP는 입체인 종으로 패러다임을 전환시켰다.

　WLP·3D패키지는 현재의 미세공정 수준으로도 웨이퍼를 위로 쌓아 올리면서 회로를 이음으로써 3차원적으로 용량을 배가시킬 수 있다. SoC에도 WLP·3D 패키지 기술을 적용하면 쉽게 복합칩 생산이 가능하다. 조중휘 차세대성장동력반도체사업단장은 “WLP·3D 기술은 이론적으로 반도체 칩의 용량을 2배, 4배, 8배로 늘릴 수 있다”며 “이 기술이 상용화되면 미세공정화를 통한 고집적화와 병행해 반도체칩 용량을 기하급수적으로 확대할 수 있다”고 설명했다. 　

　 심규호기자@전자신문, khsim@