반도체 관련 기관, IP 활성화 나선다

　반도체 설계자산(IP)이 설계기간 단축으로 업체들의 시장 적기대응(타임투마켓)을 가능하게 한다는 인식이 확산되면서 IP 상용화 요구가 높아지고 있다. 이에 따라 업계에서는 우선 가장 쉽고 저렴하게 사용할 수 있는 국내 토종 IP 활성화와 함께 해외 IP도 국내시장에 저렴하게 들여올 수 있는 방안을 찾아야 한다고 한목소리를 냈다.

　이미 정부는 반도체 IP 활성화가 국내 팹리스산업 성장을 위한 지름길이라고 판단하고 이 부문에 지원을 검토중이며, 전자부품연구원 등 국내 관련단체와 연구기관은 국내 IP를 홍보하고 해외단체와 교류를 추진하는 등 적극적인 활동을 시작했다.

　전자부품연구원 IP 데이터베이스센터인 IP CoS센터(센터장 이윤식)는 다반테크·시스템센트로이드·휴인스·서울대 SoC설계사업단(COSOC)과 함께 미국에서 열린 세계 최대 반도체 설계 전시회인 디자인 오토메이션 콘퍼런스(DAC)에 참석, 국내 IP 홍보에 나섰다. 이번 전시회에서 IP CoS센터는 전시회를 관람하는 2만여명의 업계 관계자와 연구진에게 IP CoS에 등록된 IP와 참가업체의 IP 검증 툴을 소개했다. 또 국내 IP 홍보뿐 아니라 인도·중국·대만·일본 등의 아시아 지역과 미국·유럽의 연구기관·업체와 IP 공동 연계를 논의하는 등 해외 IP 교류의 장으로 마련했다.

　IP CoS센터는 국내 IP 상용화와 비즈니스 모델 발굴을 위해 국내외 IP 파운드리 포팅도 추진중이다. 파운드리 포팅은 IP 상용화의 지름길로, ‘2010년 시스템 반도체(비메모리) 3강 구현 기반조성’의 핵심사업이 될 수 있을 것으로 기대했다.

　이윤식 센터장은 “해외 연구기관·업체가 IP 데이터베이스 연계 의사를 타진해 왔으며, 참여업체도 관련 설계회사나 EDA 업체와의 공동·기능 개발 요청을 받는 등 이번 전시회가 국내 IP 활성화에 불을 댕길 것”이라며 “이러한 IP 활성화가 국내 팹리스 업체에 든든한 인프라가 될 것으로 생각한다”고 말했다.

　IP 활성화에서 가장 중요한 일은 업계에 가장 필요한 IP를 개발하는 것. 칩은 완제품보다 1년 이상 앞서 개발돼야 하며, IP는 이 칩보다 1년 이상 먼저 개발돼야 칩에 적용할 수 있다. IP 개발계획이 필요한 것은 이 때문이다. IP 개발계획 수립을 위해 정통부는 다음달 공청회를 개최할 계획이며, 이에 앞서 전자부품연구원 SoC센터와 나노IP SoC설계기술협력단(단장 공진흥)은 지난 20일 ‘IP·SoC 기술사업화 및 산학협력 1단계 로드맵 작성을 위한 워크숍’을 마련했다. 여기서 IP 활성화를 위해 산·학협력이 필요하다는 데 의견을 모으고 공동 IP 개발기반을 조성하기로 했다.

　공진흥 단장은 “기존 대기업 중심에서 벗어나 팹리스업체를 주축으로 한 중소기업에 특화된 산·학협력 방안을 마련하기 위해 워크숍을 열었다” 며 “실질적으로 상용화할 수 있는 IP 개발에 나설 수 있도록 업체와 학계가 함께 개발하는 기반을 마련할 것”이라고 설명했다.

문보경기자@전자신문, okmun@