매그나칩, 0.18㎛ 공정 업그레이드

　매그나칩반도체(대표 박상호 http://www.magnachip.com)는 반도체의 전기적 특성을 높이고 크기를 줄일 수 있는 공정을 개발하는 등 다양한 기술 개발을 통해 0.18㎛ 공정을 업그레이드했다고 12일 밝혔다.

매그나칩은 고전압을 사용했을 때 발생하는 간섭효과를 줄일 수 있도록 완전격리고전압기술(HVNMOS: High Voltage N-Channel Metal Oxide Semiconductor)을 개발했으며, 기존 0.18㎛공정의 반도체설계자산(IP)을 갖고도 0.16㎛ 공정을 사용한 것과 같은 효과를 낼 수 있도록 광학적 축소(optical shrink) 기술을 도입했다.

이번에 매그나칩이 개발한 완전 격리 고전압 공정은 셀 안의 N형금속산화막반도체(NMOS) 영역을 P형 금속산화막반도체(PMOS) 영역과 격리, 고전압 사용시 발생하는 간섭효과를 줄이는 기술이다. 디스플레이구동칩(DDI)의 경우 간섭효과가 줄어들면 선명한 화질을 구현할 수 있게 돼 성능이 향상된다.

DDI 제품을 지원할 공정기술도 추가했다. 기존 휴대폰과 달리 DMB단말기, PMP 등의 액정화면은 DDI에 더 많은 그래픽메모리(SRAM)를 필요로 하게 되는데, 이를 위해 매그나칩은 S램의 크기를 기존 4.6μm²에서 3.27μm²으로 줄이는 공정을 적용했다.

또, 기존 0.18㎛공정에서 각기 다른 세 가지 전압을 지원하는 트리플게이트 공정도 개발했다. 1.8V와 3.3V, 5V의 세 가지 전압을 동시 사용함으로써 하나의 칩에 더욱 다양한 기능을 수행할 수 있도록 지원했다.

매그나칩 이찬희 부사장은 “매그나칩은 고전압, 저전력, 아날로그 반도체 분야의 0.18㎛ 기술을 업그레이드함으로써 휴대폰, 디스플레이, 전력회로 시장에서 고객사의 제품 경쟁력을 확보하도록 하는 데 기여하게 됐다”고 말했다. 문보경기자@전자신문, okmun@