KAIST IDEC, 워크숍 개최

　

　한국과학기술원 반도체설계교육센터(KAIST IDEC, 소장 경종민)는 오는 9월9일 대전 KAIST IDEC 1층 강당에서 ‘고속 지터(jitter·시간 오차) 분석 및 측정’ 관련 워크숍을 개최한다고 21일 밝혔다.

　이번 행사에서는 고속 아날로그, 인터페이스 회로 및 인터커넥션 부분에서 발생하는 지터 성분을 측정·분석하고 측정 방법과 결과를 소개한다. 지터를 궁극적으로 줄이는 방법도 소개된다. 참가 신청은 오는 9월7일까지 반도체설계교육센터 홈페이지에서(http://idec.kaist.ac.kr)에서 하면 된다. 　문의 (042)869-4045

김규태기자@전자신문, star@