삼성전자, 90나노미터 SoC 공정기술 개발 성공

　삼성전자(대표 윤종용)는 28일 차세대 시스템온칩(SoC) 개발에 적용할 90나노미터(1㎚는 10억분의 1m)급 초미세회로 공정기술 개발에 성공했다고 밝혔다. 　

　삼성전자가 개발한 기술은 1.0V의 저전압에서 작동하는 90㎚ 크기의 미세한 트랜지스터에 구리 다층배선공정을 적용한 것으로 SoC 제품의 속도를 향상시키고 전력소모량을 줄일 수 있는 것이 특징이다.　

　특히 기존의 0.13㎛ 공정과 비교해 작동속도는 30% 향상됐으며 칩 면적은 50% 이상 축소가 가능해 원가경쟁력 제고에도 도움을 줄 것이라는 게 삼성측의 설명이다.　

　이 공정기술은 또 △1.6㎚의 초박막 게이트 절연막 형성기술 △70㎚ 게이트 폭의 초미세 트랜지스터 형성기술 △저에너지 이온주입기술 △초정밀 사진식각기술을 이용한 저유전율(low-k) 2.7급 구리 다층배선 공정기술 △화학기계적연마(CMP)기술을 이용한 상감공정(damascene)기술 등 미세회로공정에 필수적인 세부기술들을 고루 갖추고 있어 인텔·TSMC 등에 버금하는 시스템LSI(비메모리) 분야의 반도체 공정기술을 확보한 것으로 삼성측은 평가했다. 　

　삼성은 이 기술을 2004년부터 주력제품인 휴대기기용 CPU 및 SoC 제품 양산에 우선 적용하고, 주문형반도체(ASIC), 마이크로프로세서, 모바일 칩, 내장형(임베디드) 메모리, 컨슈머 IC 등 시스템LSI 전분야로 이를 점차 확대할 계획이다. 또 이를 바탕으로 초고속 공정 및 저전압 공정은 물론 메모리 내장공정, 혼성모드 고주파(RF)공정 등 90㎚ 공정의 전략적 포트폴리오를 내년까지 갖출 예정이다.

　<정지연기자 jyjung@etnews.co.kr>