알테라-TSMC, SoC 설계용 90나노미터 공정기술 공동 개발키로

　프로그래머블로직디바이스(PLD)업체 알테라는 대만의 수탁생산(파운드리)전문업체 TSMC와 협력, 차세대 시스템온칩(SoC) 설계를 위한 90나노미터(1㎚는 10억분의 1m) 공정을 공동 개발하기로 했다고 알테라코리아(대표 임영도)가 21일 밝혔다.

　TSMC는 이를 위해 90㎚ 공정기술인 ‘넥시스(Nexsys)’에 기반을 두고 300㎜ 웨이퍼 공정과 차세대 PLD 제품군을 개발할 계획이며 저유전(low-k dielectric) 절연재료 등을 첨가해 ㎚급 구리공정도 함께 개발할 계획이다. 또 양사는 설계환경 및 관련 지적재산(IP), 라이브러리 등도 구성하기로 했다.

　양사는 이번 90㎚ 공정을 적용한 첫 제품을 200㎜ 웨이퍼에서 생산해 오는 3분기 출시하며, 300㎜ 웨이퍼 양산은 내년 1분기부터 시작할 계획이다.

　<정지연기자 jyjung@etnews.co.kr>