<프런티어 인 프런티어>(5)테라급나노소자개발사업단 신형철 교수

◆테라급나노소자개발사업단의 신형철 카이스트 전자전산학과 교수.

　　

　“나노급 극소형 반도체로 세계와 겨루겠습니다.”

　한국과학기술원(KAIST)의 신형철 교수(39·전자전산학과). 지난해 21세기 프런티어사업단으로 선정된 테라급나노소자개발사업단이 10년 후 반도체 시장을 겨냥해 개발 중인 20㎚급 상보형금속산화반도체(CMOS) 개발을 진두지휘하고 있다.

　CMOS는 컴퓨터에서 배터리에 의해 작동되는 기억장치로 컴퓨터 시스템의 구성 정보를 보관하는 기억 장소의 재료로 사용되고 있다. 나노 CMOS기술은 미래형 반도체 회로 및 시스템을 구현할 수 있는 기반기술로 향후 20년 동안은 반도체 시장을 이끌 핵심기술로 평가받고 있다.

　현재 우리나라는 70㎚급 CMOS기술을 보유하고 있는 수준이다. 신 교수는 20㎚ CMOS 소자 기술 개발이 실용화되는 데 필요한 모델링 및 3D 통합기술의 개발도 병행하고 있다. 1㎚가 10억분의 1m인 것을 감안하면 얼마나 작은 크기인지 일반인들은 상상하기도 힘들 정도다.

　신 교수의 연구가 완성되면 전통적으로 우리나라가 강점을 갖는 메모리 분야는 물론 CMOS 특유의 높은 집적도와 적은 전력소비로 인해 통신기기·인공지능 컴퓨터·음성 및 영상처리기 등의 분야에 직접 활용이 가능하다.

　서울대 전자공학과에서 학사와 석사를 마친 신 교수는 미국으로 건너가 반도체 관련 분야에서 최고 수준의 연구성과를 거듭 발표하는 버클리대학에서 박사 학위를 받았다. 박사 과정에재학 중이던 91년에도 플라즈마 데미지 관련 연구로 미국 진공학회로부터 우수 논문상을 수상한 경력을 갖고 있다. 학위를 마친 신 교수는 미국의 대표적인 이동통신 단말기회사인 모토로라에서 연구원으로 재직하다 96년 KAIST 교수로 부임했다.

　신 교수는 최근 국내 최초로 50㎚급 트랜지스터를 개발하는 데 성공하기도 했다. 50㎚라면 머리카락 굵기의 2000분의 1에 불과한 크기. 이 연구에서 신 교수는 전기적으로 형성된 반전층을 사용해 새로운 형태의 소자를 세계 최초로 제안해 그 구조에 관한 국내외 특허를 출원한 상태다.

　이 연구성과는 테라급 반도체 메모리와 시스템온칩(SoC) 등의 차세대 반도체에 적용 가능해 오는 2010년 1조달러 규모로 추산되는 반도체 시장을 주도할 역량을 갖추게 될 것으로 기대된다. 신 교수의 이런 연구성과는 국제적으로도 인정받아 세계적 권위의 학술지인 ‘IEEE Transactions on Electron Device’에 곧 게재될 예정이다.

　또한 신 교수는 그간 관련 분야의 성과로 세계적인 인명사전인 ‘Marquis who`s who in the world’에 한국을 대표하는 과학자 중 한 명으로 등재됐으며 영국 언론이 선정한 ‘20세기 가장 뛰어난 인물(The outstanding people of the 20th century)’ 중 한 사람으로 선정되기도 했다.

　신 교수는 “초소형 CMOS 개발연구는 차세대 컴퓨터 시스템 및 이동통신기기·멀티미디어 기기들의 성능을 획기적으로 향상시켜 해당산업의 국가경쟁력을 한 차원 높게 끌어올리는 결정적 계기가 될 것”이라며 “뿐만 아니라 모델링·3D 통합기술의 개발은 반도체 설계를 위한 CAD 툴 시장에 진출해 시장을 주도할 수 있을 것”이라고 연구의 포부를 밝혔다.

　<권상희기자 shkwon@etnews.co.kr>

　

　◇테라급나노소자개발사업단 어떤 일 하나

　과학기술부가 추진하는 21세기 프런티어연구개발사업단인 테라급나노소자개발사업단(단장 이조원)은 2000년 7월부터 테라급 나노소자 개발사업을 주관하고 있다. 이 사업단은 반도체 소자들이 당면한 기술적 한계를 극복하고 초고속·초고집적·초저소비전력 나노소자를 개발해 초미니 슈퍼컴퓨터, 인식 및 추론 가능한 로봇, 3차원 가상현실사업 등 21세기 핵심기술사업을 전략적으로 육성할 예정이다.

　2010년까지 총예산 1700억원을 들여 나노기술 분야의 조기 선진권 진입을 목표로 관련 기술 개발을 서두르고 있다. 이런 목표 달성을 위해 본 연구사업을 테라급 나노일렉트로닉스·스핀트로닉스·분자 전자소자·나노 요소기술 4개 전문분야로 나눠 향후 10년간 3단계 계획을 수립, 추진 중이다.

　제1단계(2000년 7월∼2003년 6월)에서는 테라급 단위소자 개발 및 신개념 요소기술 설계와 제작을, 제2단계(2003년 7월∼2006년 6월)에서는 테라급 고집적화 기술 개발과 25㎚급 형성 기술 개발을, 마지막 제3단계(2006년 7월∼2010년 6월)에서는 테라급 나노소자 제작 및 제작된 소자에 대한 신뢰성 및 평가법 개발을 목표로 하고 있다.

　사업이 완료되는 2010년 이후에는 테라급 직접회로의 개발로 3000억달러 이상의 반도체 수출증대 효과와 향후 5년에서 10년 내 겪을 반도체 소자들의 기술·제조상의 한계를 극복해 메모리 반도체 분야에서 세계 1위를 수성할 계획이다.