웨이퍼레벨 CSP기법 적용 PCB개발 박차

　최근 들어 웨이퍼레벨 CSP(Chip Scale Package)기법이 차세대 반도체 패키징 기법으로 부각되고 있는 것에 힘입어 국내 주요 인쇄회로기판(PCB)업체들이 이 기법을 적용한 PCB 개발에 본격 나서고 있다.

　19일 관련업계에 따르면 현재 주력 반도체 패키지 기법으로 채택되고 있는 BGA(Ball Grid Array)의 후속 패키징 기술로 평가받고 있는 CSP기법들이 속속 적용되고 있는 가운데 최근들어 다이(Die)의 웨이퍼를 연성 PCB에 부착한 후 이를 직접 PCB에 장착하는 웨이퍼레벨기법이 새로운 CSP기법으로 급부상하고 있다.

　현재 CSP기법의 일종으로 마이크로프로세서 및 램버스 D램용 패키지 기법으로 적용되고 있는 마이크로 BGA기법이 초기 설비투자비가 크고 생산 수율이 낮은 단점을 지녀 그동안 국내 PCB업체들이 선뜻 투자에 나서지 못했다. 그러나 웨이퍼레벨기법은 이같은 단점을 보완하고 있기 때문에 국내 주요 PCB업체들이 이 공법 개발에 적극 나서고 있다.

　지난해부터 웨이퍼레벨 CSP기법을 적용한 PCB 개발에 본격 나선 삼성전기(대표 이형도)는 최근 국내외 유명 반도체 및 통신기기업체로부터 웨이퍼레벨기법을 적용한 다층인쇄회로기판(MLB)의 생산을 의뢰받고 샘플 제작에 들어갔다.

　이 회사의 한 관계자는 『웨이퍼레벨 CSP가 현재 주력 CSP기법으로 적용되고 있는 마이크로 BGA기법을 제치고 차세대 CSP기법으로 대두될 전망』이라면서 『국내외 유력 반도체업체와 공동으로 웨이퍼레벨 CSP기법을 적용한 MLB의 양산을 추진하고 있다』고 말했다.

　BGA기판 및 램모듈기판을 전략 PCB 제품으로 육성하고 있는 LG전자(대표 구자홍)도 최근들어 웨이퍼레벨 CSP 기법을 적용한 MLB 개발에 착수했다.

　이 회사의 한 관계자는 『웨이퍼레벨 CSP기법은 연성 PCB를 기반으로 한 마이크로 BGA와 더불어 앞으로 주력 반도체 패키지 기법으로 부상할 것으로 예측되고 있다』면서 『올해안에 웨이퍼레벨 CSP기법을 적용한 PCB의 양산이 가능할 것으로 본다』고 강조했다.

<이희영기자 hylee@etnews.co.kr>